DDS信号源的设计.doc
《DDS信号源的设计.doc》由会员分享,可在线阅读,更多相关《DDS信号源的设计.doc(14页珍藏版)》请在沃文网上搜索。
1、 目 录一. 设计任务与要求21.1 设计任务2二. 设计方案论证22.1 可选方案22.2 方案比较22.3 设计过程2 2.3.1 设计过程3 2.3.1 设计过程3 2.3.1 设计过程3 三. 单元电路设计 3.1频率控制字产生电路43.2相位累加及锁存电路53.3 正弦函数表63.4 D/A转换电路73.5 低通滤波电路83.6 555脉冲产生电路83.7 消抖电路93.8 电源滤波10 3.9 总原理图11 3.10 元器件清单12四、测试与调试12 4.1.在Proteus中的仿真结果12 4.2.存在的问题及改进意见13 五、总结与体会.13一.设计任务与要求1.1 设计任务设
2、计一个简单的DDS正弦波信号发生器,有频率增(UP)和频率减(DOWN)两个键,按UP时频率步进增加,按DOWN时频率频率步进减小。具体要求如下:输出信号的频率范围为100Hz1500Hz,步进为100Hz。要求输出信号无明显失真。发挥部分:可输出矩形波和三角波;进一步扩大输出信号范围或减小步进频率。二.设计方案论证2.1 可选方案方案一:直接模拟合成法。直接模拟合成法利用倍频(乘法)、分频(除法)、混频(加法与减法)滤波,从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns),但是体积大、功耗大。方案二:基于单片机完成设计利用单片机的课编程输出,再配以相应的外设电路
3、即可实现理想波形的输出。2.2 方案比较方案一:采用传统的硬件电路组合实现,锻炼学生对数模电知识的掌握能力,学以致用。但是其可靠性差、灵活性小、线路复杂。方案二:采用89C51单片机为核心实现,单片机处理速度使DDS的频率范围非常有限,加上单片机本身端口较少,对于一个外部频率选择键盘输入、ROM地址查表输出以及LED数码管显示的系统来说,端口资源变得非常紧张。且现在对单片机知识掌握的不是很好。考虑到这次课程设计也是对所学数模电知识及实际动手能力结合的一次考验,且时间充足,题目要求较简单,所以选择方案二。2.3设计过程2.3.1 DDS的基本原理DDS的原理框图如图3-1所示。图中相位累加器可在
4、每一个时钟周期来临时将频率控制字(TUNING WORD)所决定的相位增量M累加一次,如果记数大于,则自动溢出,而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换,然后送到DAC中将正弦幅度值的数字量转变为模拟量,最后通过滤波器输出一个很纯净的正弦波信号。基本原理如图3-1: 频率控制字相位寄存器正弦查询表DACLPF时钟fc图 3-1 DDS基本原理图 由于相位累加器是N比特的模2加法器,正弦查询表ROM中存储一个周期的正弦波幅度量化数据,所以频率控制字M取最小值1时,每个2n时钟周期输出一个周期的正弦波。所以此时有f0=fc/2n, 式中f
5、0为输出信号的频率,fc为时钟频率,n为累加器的位数。更一般的情况,频率控制字是m时,每2n /m个时钟周期输出一个周期的正弦波。所以此时有:f0=(mfc)/ 2n,式中f0为输出信号的频率,fc为时钟频率,n为累加器的位数,m为频率控制字。这个是DDS系统最基本的公式之一。由此可以得出:输出信号的最小频率(分辨率)为:f0min= fc / 2n输出信号的最大频率为:f0max=(Mmaxfc)/ 2n DAC 每信号周期输出的最少点数为:K=2n / Mmax当 N 比较大时,对于很大范围内的 M 值,DDS系统都可以在一个周期内输出足够的点,保证输出波形失真很小。2.3.2 基本参数确
6、定本次课程设计选用8位的相位寄存器,即N取8。则可以算出响应的参数:Fc= f0min2n=100HZ28=25.6KHZ 频率控制字为从1152.3.3 器件选择1)需要产生15个不同的频率控制字,则选用16可逆计数器74LS1932)相位累加器采用加法器与寄存器结合的方式,选用市面常用的74LS283两片级联成八位加法器,寄存器选用8为寄存器74HC574。3)存放正弦函数表采用可电擦除的E2PROM,本次选用AT29C512。4)D/A转化器采用市面常见的DAC0832。同时选用与DAC0832配合使用的运算放大器NE5532。三.各单元电路及其工作原理3.1频率控制字产生电路图3-1
7、计数电路如图3-1,使用十六进制可逆计数器74LS193产生015的频率控制字,预置数的四个脚(15、1、10、9脚)统一置低电平(接地),预置数脚(11脚)接高电平,计数增和计数减(5脚和4脚)分别接两个按键,复位端(14脚)接如图复位电路,输出端(3、2、6、7脚)接到下一级电路,进位和借位端(12脚和13脚)不接。此电路可以通过按键来使输出端产生想要的频率关键字。3.2相位累加及锁存电路图3-2 相位累加电路如图3-2,此电路中的74LS283为四位二进制超前进位全加器,不能满足设计要求,可以通过两片组合成八位加法器,如图把U2的进位端输出(9脚)接到U3的进位输入端(7脚)即可。U2的
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DDS 信号源 设计