基于TMS320VC5416的GPS解调器硬件平台设计应用.doc
《基于TMS320VC5416的GPS解调器硬件平台设计应用.doc》由会员分享,可在线阅读,更多相关《基于TMS320VC5416的GPS解调器硬件平台设计应用.doc(16页珍藏版)》请在沃文网上搜索。
1、 DSP 结课论文 基于TMS320VC5416的GPS解调器硬件平台设计应用 学院名称: 信息技术学院 专业班级: 电气四班 学生姓名: 指导教师: 2011年11月10日1.DSP与GPS概述11.1 TMS320C54x系列芯片特点12.TMS320VC5416的体系结构12.1总线结构12.2内部存储器23.基于TMS320C5416的GPS解调器硬件平台搭建63.1 硬件系统设计63.2 硬件系统平台搭建74.DSP基本电路设计84.1 仿真口设计84.2 复位电路设计84.3 时钟电路设计94.4电源电路设计114.4.1 电平转换设计114.4.2 电源电路设计124.4.3 电
2、源监控电路设计12参考文献14 1.DSP与GPS概述1.1 TMS320C54x系列芯片特点TMS320C54x是TI公司1996年推出的新一代16位定点DSP产品,它采用先进的哈佛结构,片内集成8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线)、在片存储器和在片复用外设。速度由30532MIPS不等。是为实现低功耗、高性能而设计的定点DSP芯片,该系列芯片的内部结构(图2.1)及指令系统都是全新设计的,它的主要特点如下:(1) 运算速度快。VC5416指令周期为6.25ns。(2) 优化的CPU结构。它内部有1个40位的算术逻辑单元,2个独立的40位的累加器,1个17x17的
3、乘法器和1个40位的桶形移位器,4条内部总线和2个地址产生器。另外,内部还集成了维特比译码器,用于提高维特比编译码的速度。(3)低功耗方式。TMS320C5x的主要特点是低功耗,可以在3.3V或2.7V工作,有三中种低功耗方式:IDLE1、IDLE2、IDLE3,可以节省DSP的功耗。(4)智能外设。除了标准的串行口和时分复用(TDM)串行口外,还提供了自动缓冲串行口BSP(auto-Buffered Serial Port)和与外部处理器通信的HPI(Host Port Interface)接口。BSP可提供2K字数据缓冲的读写能力,降低处理器的额外开销,当指令周期是6.25ns时,BSP的
4、最大数据吞吐量为160Mbit/S,即使在IDLE方式下,BSP也可以全速工作。而且HPI可以与外部标准的微处理器直接接口。TMS320VC5416(在后面的介绍均使用简称VC5416)处理器在本系列中处于先进水平。它具有运算速度快,内部存储空间大,外部接口性能好等优点。所以设计种选择了技术上比较先进,价格又较便宜的VC5416作为硬件开发对象。下面我结合VC5416的实际情况,简单介绍该芯片的体系结构。 2.TMS320VC5416的体系结构 VC5416共有144个引脚,其中有23 根地址线A0A22,16根数据线D0D15,4个外部可屏蔽引脚INT0INT3和一个不可屏蔽中断引脚BIO叫
5、,剩下的引脚则分成以下几类:存储器控制引脚,时钟/晶振引脚,多通道缓冲串口引脚,主机接口通讯引脚,电源引脚,初始化和复位引脚,通用输入/输出引脚,以及用于测试的IEEE1149.1标准JTAG口(IEEE1149.1 对JTAG接口标准作了修正, 为5线接口。在片JTAG接口为用户对DSP 的仿真提供了更便捷的串行工作方式。)。和通用的微处理器相比,DSP芯片的硬件资源主要用于DSP的处理功能,因此I/O引脚数相对较小。2.1总线结构VC5416体系结构由8条主要的16位总线(4条程序/数据总线和4地址总线)构成:(1) 程序总线(PB):从程序存储器装载指令码和立即操作数。(2) 3条数据总
6、线(CB,DB,EB):负责将片上的各个不同的部分相互连接,例如CPU,数据地址产生逻辑,程序地址产生逻辑,片上外设和数据存储器。其中,CB和DB传送从数据存储器读取的操作数。EB传送写到存储器的数据。(3) 4条地址总线(PAB,CAB,DAB,EAB):负责装载指令执行所需要的地址。PB能加载保存于程序存储空间的操作数(如系数表:)到乘法器和加法器进行乘一加操作或利用数据移动指令(MVPD和READA)把操作数移动到数据存储空间的目的地址中。这种性能,与双操作数读取的特性一起,使VC5416支持单周期三操作数指令。VC5416还有一条双向的片上总线用于访问片上外设。这条总线轮流使用DB和E
7、B与CPU连接。2.2内部存储器VC5416存储器被组织成三个独立的可选择的空间:程序存储空间、数据存储空间和1/0空间。大小都是64K,总共是192K大小。包括随机存储器(RAM)和只读存储器(ROM)。其中, RAM是双存取访问RAM(DARAM)。DARAM被组织在一些块上,因为每个DARAM块能够在单机器周期中被访问两次,结合并行的体系结构,使得VC5416得以在一个指定的周期内完成4个并发的存储器操作:一个取指操作、两个数据读操作和一个数据写操作。DARAM总是被映射到数据存储空间上,也可被映射进程序存储空间用于保存程序代码。VC5416的26个CPU寄存器和片上外设寄存器被映射在数
8、据存储空间。下VC5416内存分配情况如下图所示:片内DARAM程序存储器地址范围是:DARAM0:0080h1FFFh; DARAM1:2000h3FFFhDARAM2:4000h5FFFh; DARAM3:6000h7FFFhDARAM4:8000h9FFFh; DARAM5:A000hBFFFhDARAM6:C000hDFFFh; DARAM7:E000hFFFFh图2.1 TMS320VC5416内存分配图从图中可以看出:VC5416提供了三个控制位用于在存储空间中配置片上存储器,利用这三个控制位可以设置片上存储器怎样配置到不同存储空间,指定是配置到程序存储空间还是数据存储空间。以上通
9、过设置处理器模式状态寄存器(PMST)中的状态位,可以进行调整。(1) MP/MC位:当MP/MC=1时,禁止片上ROM配置到VC5416的程序存储空间中,即微处理器模式;当MP/MC=0时,允许片上ROM配置到VC5416的程序存储空间中,即微计算机模式。(2) OVYL位:当OVYL=1时,片上RAM配置到程序和数据存储空间中;当OVYL=0时,片上RAM仅配置到数据存储空间。(3) DROM位:当DROM=1时,片上ROM配置到程序和数据存储空间。当DROM=O时,片上ROM不配置到数据存储空间。DROM与MP/MC状态无关。1:程序存储空间当芯片复位时,复位和中断向量分配在FF80h开
10、始的程序存储空间,VC5416也允许中断向量表重定位到任意一个128字的边界上,这让使用者可以将中断向量表从自举ROM中移出来,然后再从存储器映射中移去ROM。片内ROM有128字是用于器件测试的代码(下表2.1中的保留段),其地址是程序空间的OXFF00h到OXFF7Fh,在掩膜时应避开这段区间。在VC5416片上的ROM中,固化有以下内容:(1) 完成从串口、外部存储器、UO端口或主机接口进行自举加载功能的程序代码;(2) 256个字的p率扩展表;(3) 256个字的A率扩展表;(4) 256个字的正弦表;(5) 256个字的A率扩展表;(6) 256个字的正弦表;(7) 中断向量表。表2
11、.1 片上ROM分配表其中,片上ROM中固化的sine表,在程序中有着更广泛的应用价值。VC5416利用页扩展的方式可以扩展程序存储器,最多达8MB。为了实现页扩展,VC5416提供了一些增强的特性:(1) 23条地址线,可扩展8M的程序存储空间;(2) 一个额外的存储器映射寄存器(外部地址扩展寄存器)扩展程序计数器XPC,初始化时XPC为0; (3) 6条额外的指令,用于寻址扩展的程序存储空间。 TMS320VC5416有128页存储空间,每页64K。当片上RAM配置到程序存储空间后,扩展程序存储器的所有页被分为两个部分:共享部分和独立部分。共享部分在任何一页都可以访问,独立部分则仅在特定页
12、中访问。当片上ROM可以访问时,ROM配置到程序空间的第0页,在其他页中不能访问片上ROM。芯片通过XPC的值来访问程序存储器的各个页,XPC作为存储器映射寄存器被放到数据存储器的OO1Eh处。扩展程序存储器分配详见下图:片内DARAM程序存储器地址范围是:DARAM4:018000h019FFFh; DARAM5:01A000h01BFFFhDARAM6:01C000h01DFFFh; DARAM7:01E000h01FFFFh片内SARAM程序存储器地址范围是:SARAM0:028000h029FFFh; SARAM1:02A000h02BFFFhSARAM2:02C000h02DFFFh
13、; SARAM3:02E000h02FFFFhSARAM4:038000h039FFFh; SARAM5:03A000h03BFFFhSARAM6:03C000h03DFFFh; SARAM7:03E000h03FFFFh图2.2 扩展程序存储器的分配2:数据存储空间VC5416可以寻址64K的数据存储空间。片上的ROM、双存取RAM(DARAM)可以通过软件配置到数据存储空间中,芯片在访问存储器时会自动访问这些单元,当DAGEN(数据地址产生器)产生了不在片上存储器的地址时,会自动产生一个外部总线操作。一般,将片上ROM配置到数据存储空间,需要修改PMST寄存器的DROM位,来允许将片上RO
14、M当作数据存储器访问。VC5416的数据存储器第0页的O000h一O07Fh存放着存储器映射寄存器,内容包括:(1) 无等待状态访问的CPU寄存器(共26个)。(2) 片上外设的控制和数据寄存器,存放在OO2Oh一005Fh的地址中。(3) 用于补充的大个字的DARAM,这就不必将较大的RAM块分成小碎片。3:I/O空间VC5416提供了64K的I/O空间,寻址范围是00000H一OFFFFH,作用是与片外设备连接。PORTR和PORTW两条指令可以访问这段存储空间。它适用于访问映射到1/0空间的设备而不是存储器。4:数据存储器寻址VC5416提供了七种基本的寻址方式:立即寻址、绝对寻址、累加
15、器寻址、直接寻址、间接寻址、存储器映射寄存器寻址、堆栈寻址。 5:程序存储器寻址PC存器一般用于程序存储器寻址,由程序存储器地址产生逻辑(APGEN)加载。大多数情况下,APGEN在取指之后连续增加PC值,但当遇到非顺序的操作,如:跳转、调用、返回、条件操作、指令重复、复位和中断时,PC值产生非连续的变化。6:流水线操作VC5416的流水线一共有6级。流水线的每一级都是独立运行的,一个周期可以由六条指令处于流水线上的不同阶段。当PC值出现非连续的变化时,如跳转、调用和返回,一条或多条流水线上的指令会被放弃。7:片上外设C54x包含有结构相同的CPU,但是CPU连接不同的片上外设,从下面的功能框
16、图中可以看出VC5416包括的外设有:通用目的输出引脚(BIO和XF)、软件等待状态发生器、可编程存储器切换逻辑、并行口、硬件定时器、3个多通道缓冲串行口McBSP: 图2.3 TMS320VC5416的功能框图:8:外部总线接口VC5416能寻址64K的数据存储器、64K的程序存储器(可外部扩展)和64K的I/0空间。任何对外部存储器或I/O设备的访问都要使用外部总线接口。外部总线接口的READY引脚和片上的软件等待状态发生器保证处理器能够与各种速度不同的外部设备连接。外部总线接口的HOLD方式允许其他设备占用VC5416的外部总线。这样,外部设备就可以访问VC5416的程序存储器、数据存储
17、器和I/O空间上的资源。9:IEEE 1149.1标准的逻辑扫描电路具有符合IEEE 1149.1标准的在片JATG接口,用于开发应用系统芯片的仿真和测试。 3.基于TMS320C5416的GPS解调器硬件平台搭建3.1 硬件系统设计第一步:确定硬件实现方案通常在设计初要考虑系统性能指标(明确自己做什么,所设计的系统要实现怎样的功能)、工期(考虑可能遇到的问题,计算出大约需要多长时间)、成本(能不能提供设计所需要的器件)、体积和功耗核算等因素的基础上,综合的考虑其可行性,从而选择系统的最优硬件实现方案。第二步:器件的选择设计硬件系统首先要考虑的就是选择什么样的DSP处理芯片芯片,再就是选择外围
18、芯片,最基本的是存储器、电源、逻辑控制器件、通信、人机接口(键盘、显示器)、总线等基本外设。(1) DSP芯片的选择首先要根据系统对运算量的需求来选择;其次要根据系统所应用领域来选择合适的DSP芯片;最后要根据DSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。 (2) 存储器的选择常用的存储器有SRAM、EPROM、E2PROM和FLASH等。一般我们是利用DSP的扩展接口进行数据存储器、程序存储器和I/O空间的配置。在设计时要考虑存储器映射地址、存储器容量和存储器速度等。可以根据工作频率、存储容量、位长(8/16/32位)、接口方式(串行还是并行)、工作电压(5V/3V)
19、等来选择。(3) 逻辑控制器件的选择系统的逻辑控制通常是用可编程逻辑器件来实现。首先确定是采用CPLD还是FPGA;其次根据自己的特长和公司芯片的特点选择哪家公司的哪个系列的产品;最后还要根据DSP的频率来选择所使用的逻辑控制器件。(4) 通信器件的选择通常系统都要求有通信接口。首先要根据系统对通信速率的要求来选择通信方式。然后根据通信方式来选择通信器件。一般串行口只能达到19kb/s,而并行口可达到1Mb/s以上,若要求过高可考虑通过总线进行通信;(5) 人机接口常用的人机接口主要有键盘和显示器。通过与其他芯片通信与DSP芯片直接构成。(6) 电源的选择主要考虑电压的高低和电流的大小。既要满
20、足电压的匹配,又要满足电流容量的要求。第三步:原理图设计,原理图设计包括: (1) 系统结构设计:可分为单DSP结构和多DSP结构、并行结构和串行结构、独立的DSP结构还是DSP/MCU混合结构等,当然在本系统中,由于运算量不是很大,一个DSP(TMS320VC5416)芯片就足够了;(2) 存储器的设计:是利用DSP的扩展接口来进行数据存储器、程序存储器和I/O空间的配置。在设计时主要要考虑的是存储器映射地址、存储器容量和存储器速度等;(3) 通信接口的设计;(4) 电源和时钟电路的设计; 从第三步开始就进入系统的综合。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发,必要时可
21、对单元电路进行功能仿真,。第四步:PCB设计PCB图的设计要求我们既要熟悉系统的工作原理,还要清楚布线工艺和系统结构设计。第五步:硬件调试通过前面的一章,就可以看出系统中选用的处理芯片是TMS320VC5416。由于上面已重点的介绍了其功能特点,这里我就不对其在做过多的描述了,下面就要对其他的外围器件进行选择了。3.2 硬件系统平台搭建本课题是基于GPS解调器的硬件设计,其数据流图如下图所示:图3.1 解调GPS数据的数据流图基于上面介绍的数据流图,和本章第一小结的可以看出,设计本系统的步骤如下:(1) 首先要确定的是DSP芯片的选型,基于第二章的介绍系统选择的的16位的定点数字信号处理器TM
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 TMS320VC5416 GPS 解调器 硬件 平台 设计 应用
