基于单片机的扫频信号.doc

《基于单片机的扫频信号.doc》由会员分享，可在线阅读，更多相关《基于单片机的扫频信号.doc（66页珍藏版）》请在沃文网上搜索。

1、摘要摘要在自动化系统、通信系统、以及各种电子测量技术中，常需要一个高精度、频率可变的信号源。传统模拟扫频信号发生器已经不能满足这样的要求，这就促进了数字扫频信号发生器的发展。本文是一篇基于单片机的数字扫频信号发生器的设计。论文首先对信号发生器的发展史和国内外发展状况进行了介绍，然后对总体系统方案进行设计，最后重点进行了基于89c51的扫频信号发生器的设计。电路由频率合成电路、整流滤波电路、转换电路、键盘控制、数码管显示几个模块组成，频率合成电路采用直接数字频率合成芯片(AD9851)。本文还阐明了采用直接数字频率合成器产生扫频信号的原理，具体描述了89c51单片机与DDS芯片的访问方式、硬件接

2、口及相应的软件设计设计方法。与模拟扫频信号发生器相比，它具有频率稳定、信号精度高、抗干扰能力强等优点。关键词 信号发生器；DDS；A/D转换电路IAbstractAbstractIn automation systems, communications systems, as well as a variety of electronic measurement technology, often need a high-precision, variable frequency signal source. The traditional analog sweep signal genera

3、tor has been unable to meet such a request, which promotes the development of the digital sweep signal generator.This article designs a digital frequency sweep signal generator based on MCU. First this article introduces history of the development of signal generator and the development of the situa

4、tion at home and abroad, then designs overall system plan, finally designs the sweep signal generator based on 89c51 mainly. Circuit is composed by frequency synthesizer circuit, Rectifier filter circuit，AD conversion circuit，Keyboard control, and the frequency synthesis electric circuit uses the di

5、rect digital frequency synthesis chip (AD9851). This article also clarified the theory of adopting DDS to generate the swept signal source, and described the access method，hardware interface and relative software design of 89c51 MCU and DDS chip strongly. Comparing with the simulation frequency swee

6、p signal generator, it has the frequency stability, signal accuracy, the advantages of anti-interference ability.Keywords Signal generator; DDS; AD conversion circuitII 目 录摘要IAbstractII第1章 绪论11.1 课题背景11.2 国内外发展现状21.3 频率合成技术的介绍31.4 本文主要工作和论文结构5第2章 总体设计方案与论证72.1 总体系统设计72.2 AT89c51单片机72.2.1 AT89c51的结构7

7、2.2.2 AT89c51引脚描述82.3 AD9851的介绍122.4 本章小结16第3章扫频信号发生器的硬件设计173.1硬件组成173.2 各模块电路173.2.1 频率合成电路173.2.2 整流滤波电路193.2.3 A/D转换电路203.2.4 输入输出电路223.3 整体电路设计233.4 本章小结23第4章 扫频信号发生器的软件设计244.1主程序模块244.2 频率合成模块254.3 A/D转换模块284.4输入模块294.4.1消除按键抖动294.4.2键盘扫描流程图和程序304.5输出模块334.6 本章小结36结论37参考文献38致谢40附录141附录246附录350附

8、录459IV第1章 绪论1.1 课题背景信号发生器是一种最悠久的测量仪器，早在20年代电子设备刚出现时它就产生了。随着通信和雷达技术的发展，40年代出现了主要用于测试各种接收机的标准信号发生器，使信号发生器从定性分析的测试仪器发展成定量分析的测量仪器。同时还出现了可用来测量脉冲电路或用作脉冲调制器的脉冲信号发生器。由于早期的信号发生器机械结构比较复杂，功率比较大，电路比较简单，因此发展速度比较慢。直到1964年才出现第一台全晶体管的信号发生器。自60年代以来信号发生器有了迅速的发展，出现了函数发生器，这个时期的信号发生器多采用模拟电子技术，由分立元件或模拟集成电路构成，其电路结构复杂，且仅能产

9、生正弦波、方波、锯齿波和三角波等几种简单波形，由于模拟电路的漂移较大，使其输出的波形的幅度稳定性差，而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点，并且要产生较为复杂的信号波形则电路结构非常复杂。但在70年代以前，信号发生器全部属于模拟方式1，借助电阻电容、电感电容、谐振腔、同轴线作为振荡回路产生正弦或其它函数波形。频率的变动由机械驱动可变元件，如电容器或谐振腔来完成，往往调节范围受到限制，因而划分为音频、高频、超高频、射频和微波等信号发生器。那时的信号发生器主要有两大类：正弦波和脉冲波发生器。正弦波发生器只提供正弦波信号。工作频率即为输出频率且频率范围有限，一般从几Hz至约1MHz

10、。脉冲发生器可产生高质量的方波和脉冲波，频率高至1GHz。介于两者之间的还有函数信号发生器，它能产生方波、三角波、锯齿波、斜波、正弦波等多种波形，它所产生的几种特殊波形是通过更为复杂的模拟电路来实现的。80年代以后，数字技术日益成熟，信号发生器绝大部分不再使用机械驱动而采用数字电路，从一个频率基准由数字合成电路产生可变频率信号。模拟直接合成法充分利用乘法器、除法器、混频器、滤波器和快速开关，构成合成信号发生器。而数字合成法又比模拟合成法更佳，间接数字合成法2采用数字电路代替模拟合成法的锁相环，减小多次倍乘和滤波所需的设置时间，使频率设置时间降低到几微秒。更先进的数字合成法是直接数字合成(DDS

11、)，它完全摆脱间接数字合成的乘法/除法电路，直接在基准时钟的准确相位控制下获得合成频率输出。近几年，数字信号发生器陆续出现在市场上，其数字合成技术使信号发生器变为非常轻便、覆盖频率范围宽、输出动态范围大、容易编程、适用性强和使用方便的激励源。其可视为函数发生器的代换产品。数字信号发生器的功能比函数发生器要强大得多。在前面讨论的难以产生或不能产生的波形，都可以使用数字信号发生器来实现。在实际的测试与实验中，还可以利用此发生器来模拟更为复杂的信号，甚至信号中的缺陷(如方波中的过冲和数字信号中的尖脉冲)都可以通过控制来减少。只要信号波形可以用数字形式存储，并送入波形数据存储器中，数字信号发生器就可以

12、把它模拟出来。早期的信号发生器主要是基于模拟电路来实现的，而数字信号发生器是以数字电路和计算机技术为基础的产品，这使它成为测试系统通用的高性能、多功能的信号发生器，因而有着广泛的发展前景。1.2 国内外发展现状在自动化系统、通信系统、电子对抗以及各种电子测量技术中，常需要一个高精度、频率可变的信号源。传统模拟扫频信号已经不能满足这样的要求，这就促进了对数字扫频信号发生器的研究。数字扫频信号发生器频率覆盖宽、频率精度高、功能多、用途广，所以世界各国不断加大数字扫频信号发生器的研究。而作为最新的频率合成技术DDS，已经成为扫频信号发生器的最新研究的核心技术，由DDS技术产生的扫频信号发生器不仅频率

13、稳定、信号精度高、抗干扰能力强，而且由于它是在计算机控制下直接实现的，因而易于实现智能化处理。无论是实用电路还是测量仪器，凡是需要产生扫频信号的地方，原则上都可以使用DDS技术。在频率迅速变化的场合，DDS中寄存器更新的速度有时会成为关键指标，这时必须使用高速电路和高速串行口，由合理的硬件设计和软件流程来实现预期设计目。国外数字信号发生器的研制及生产技术已较为成熟，而且数字信号发生器结构形式3较多，已有多种产品投放市场，目前我国已开始研制数字信号发生器，并取得了可喜的成果。但总的来说，我国数字信号发生器4还没有形成真正的产业，就目前国内的成熟产品来看，种类比较少，并且我国目前在数字信号发生器的

14、种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。1.3 频率合成技术的介绍频率合成技术起源于二十世纪30年代，至今己有七十多年的历史。频率合成方法大致可分为直接合成法和间接合成法5。早期的频率合成方法是直接频率合成(direct frequency synthesis)。直接频率合成是利用混频、倍频、分频的方法由参考源频率经加、减、乘、除运算直接组合出所需要的频率合成方法。它的优点是频率捷变速度快，相位噪声低，但直接式频率合成器杂散多，体积大，结构复杂，成本及功耗也大，故该方案已基本被淘汰。在直接频率合成之后出现了间接频率合成(Indirect Frequenc

15、y Synthesis)。间接频率合成包括模拟间接频率合成(注入锁相、模拟环路锁相、取样锁相)，锁相环频率合成，数字锁相频率合成。这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁相环PLL(Phase-LockedLoop)频率合成，被称为第二代频率合成技术。现在最常用的结构是数模混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式.如图1-1所示，图1-1直接式锁相环频率合成器原理图当环路锁定后，可变分频器的输出频率(是参考分频器频率)，而(是输出频率)，所以，由此可看出，通过频率选择开关改变分频比N，VCO的输出频率将控制在不同的频道上，因此要想

16、得到多的频率且频率间隔小，只有减小，增大N。它的优点是因为小，即鉴相频率低，锁定时的频率变化小，所以具有良好的窄带跟踪滤波特性和抑制干扰能力，大量节省了滤波器。但是缺点是正因为小，输出频率范围小，要扩大输出频率范围，必须增大和N,频率间隔就会变大，频率转换速度慢，频率分辨率低。现在锁相环频率合成器仍以其相位噪声低、杂散抑制好、输出频率高、价格便宜等优点在频率合成领域占有重要地位。目前已有许多性能优良的单片PLL频率合成器面世，典型的有Motorola公司的MC145191,Qualcomm公司的Q3236,National Semiconductor的LMX2325,LMX2326,LMX23

17、30。这极大地推动了PLL频率合成方式的应用。随着数字信号理论和超大规模集成电路VLSI的发展，在频率合成领域诞生了一种革命性的技术，那就是七十年代出现的直接数字频率合成DDS(Direct Digital Frequency Synthesis)，它的出现标志着频率合成技术迈进了第三代。1971年3月，J.Tierney和C.M.Tader等人首先提出了DDS的概念:利用数字方式累加相位，再以相位之和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出。DDS由于具有极高的频率分辨率，极快的变频速度，变频时相位连续，相位噪声较低，易于功能扩展和全数字化便于

18、集成等优点，因此在短短的二十多年里得到了飞速的发展和应用。从八十年代以来各国都在研制和发展各自的DDS产品，如美QUALCOMM公司的Q2334,STANFORD公司的STEL-1180,AD公司的AD9854，美国Fluke公司的F-6060B等。随着通信、电子及微电子技术的快速发展，对各种高性能的测试仪器和信号发生器的需求越来越多，我国数字信号发生器发展也较快，并广泛应用在通信、雷达、无线电导航、影视音响等电测仪器领域。女口北京科奇公司的KH1460输出频率5KHz-50KHz，最小分辨率达0.1Hz，南京新联电子的EE1411C输出频率为lOMHz-15MHz，上海爱仪的AS1051S频

19、率输出范围0.1-150MHz，具有信号失真小，输出稳幅，轻巧美观的特点。国内还有很多厂家生产数字频率合成器，但与国外的同类型产品相比较，技术指标上还有很大的差距。国外的数字频率合成器技术己经达到十分先进的水平，许多著名电子公司己研制出品质优越的数字信号合成器。但是DDS的全数字结构也给它带来了两个主要缺点:(1)输出杂散较大(2)输出带宽受到限制。由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个:相位累加器相位舍位误差造成的杂散;幅度量化误差(由存储器有限字长引起)造成的杂散和DAC非理想特性造成的杂散。为了克服DDS输出杂散大的特点，国内外学者对DDS输出频谱特性进行了大量

20、研究，在分析频谱特性的基础上，提出了一些降低杂散功率的方法，主要有如下三种：优化设计波形ROM和相位累加器。用随机抖动法提高无杂散动态范围。使用过采样的方式降低带内误差功率。为了提高DDS输出信号的频率，一方面一些半导体公司利用目前最先进的半导休技术不断提高DDS芯片本身的工作频率，另一方面很多研究者和企业将DDS技术与其他方法组合起来以扩展输出信号频率，例如DDS+PLL组合式频率合成器就是一种扩展DDS信号频率的有效方法，它兼顾了DDS和PLL两者的优点。DDS是一项充满生命力的技术，其发展速度和应用范围之广是惊人的，从七十年代到今天，世界发达国家从未间断过对DDS技术及其应用的研究，一批

21、批成功的DDS芯片和DDS应用产品正在逐步获得国际市场的青睐。我国对DDS的研究刚刚起步，存在大量的艰巨工作要做，如精确分析DDS的杂散频谱特性，研究DDS杂散功率降低方法以及扩展DDS的输出带宽，以发挥其频率分辨率高、频率转换快、相位噪声低和全数字化等优点，使DDS在通信和仪器仪表等电子系统发挥更大的作用。1.4 本文主要工作和论文结构此次设计的是一种基于AT89C51单片机扫频信号发生器，要求给出完整的电路和程序。此外还设计了各模块的电路原理图和各模块程序的流程图，能够输出扫频信号和输出扫频信号频率。本文共分5章，内容如下：第1章为绪论，综述扫频信号发生器的背景及发展现状，并对直接数字频率

22、合成技术做了一些介绍。第2章设计了扫频信号发生器的总体系统方案，还介绍了一些重要芯片，为扫频信号发生器的硬件设计做了准备。第3章为硬件设计，设计出了扫频信号发生器各个模块的电路图和总体电路图，并论述了各模块的设计原理。 第4章为软件设计，设计出了整体流程图和各个模块的流程图，并给出了各部分的程序。最后，在结论中对本文工作进行了总结，并对今后的研究进行了分析和展望。第2章 总体设计方案与论证2.1 总体系统设计根据所学的知识，我设计出了以下方案。以单片机为核心,直接数字频率合成器、整流滤波、AD转换、输出电路、键盘控制等部进行智能全自动化综合系统设计,其系统框图如图2-1所示。图2-1以单片机为

23、核心的系统框图2.2 AT89c51单片机2.2.1 AT89c51的结构ATMEL公司的89系列单片机是ATMEL公司的8位Flash单片机6。这个系列单片机最吸引人的特点就是在片内含有Flash存储器，因此，它有十分广泛的用途，特别是在便携式和需要特殊信息保存的仪器和系统中显得更加有用。这里主要介绍AT89系列中的AT89C51。AT89C51系列单片机对于一般用户来说，存在3个明显的特点：(1)内含Flash存储器因此在应用7系统的开发过程中可以十分容易的进行程序的修改，这就大大缩短了系统的开发周期；同时，在系统工作过程中，能有效的保存一些数据信息，即使外接电源损坏也不影响信息的保存。(

24、2)与80C51插座兼容8AT89C51系列单片机的引脚与80C51是一样的，当用AT89C51单片机取代80C51时，可以直接进行取代。这时，不管采用40引脚还是44引脚的产品，只要用相同引脚的AT89C51单片机取代80C51的单片机即可。(3)静态时钟方式AT89C51单片机采用静态时钟方式，所以可以节省电能。这对于降低便携式产品的功耗十分有用。AT89C51单片机的内部结构与一般单片机相似9，有CPU、存储器和I/O接口等部件。AT89C51是ATMEL公司的8位Flash单片机系列，这个系列单片机的最大特点是在片内含有Flash存储器，因此，在应用中有广泛的前景和用途，特别是在便携式

25、，省电及特殊信息保存的仪器和系统中显得更为有用。89系列单片机若干优点：内部含Flash存储器，在系统的开发过程中可以十分容易进行程序修改，大大缩短了系统的开发周期，同时，在系统工作过程中能有效保存一些数据信息10，即使外界电源损坏也不会影响到信息的保存；与80c51插座兼容，用相同引脚的89系列单片机可直接取代80c51的单片机；静态时钟方式，89系列单片机采用静态的时钟方式所以可以节省电能，这对于降低便携式产品的功耗十分有用；错误编程亦无废品产生，一般的OTP产品，一旦编程编误即成废品，而89系列的单片机内部采用了Flashmemory，所以错误编程之后仍可重新编程，直到正确为止，故不存在

26、废品；可进行反复系统试验，用89系列单片机设计的系统，可以反复进行系统试验，每次试验可以编入不同的程序，这样保证用户的系统设计达到最优，而且，随用户的需要和发展11，还可以修改，使系统不断能追随用户的最新要求。89C51在89系列单片机中属标准型单片机，它和MCS-51系列单片机兼容。内部有4K可重复编程的Flashmemory，可进行1000次擦写操作，全静态工作为小33MHz，有三级程序存储器加密锁定，有内部含128-56字节的RAM，32条可编程的FO端口，有2个16位定时器/计数器，有通用串行接口，有低电压空闲及电源下降方式；中断有6级。2.2.2 AT89c51引脚描述AT89C51

27、是一种带4K字节闪烁可编程可擦除只读存储器(FPEROMFlash Programmable and Erasable Read OnlyMemory)的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-5112指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻

28、输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口13，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作

29、为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平14，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流(ILL)这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如

30、下所示：P3口管脚备选功能：P3.0RXD(串行输入口)，P3.1TXD(串行输出口)，P3.2/INT0(外部中断0)，P3.3/INT1(外部中断1)，P3.4T0(记时器0外部输入)，P3.5T1(记时器1外部输入)，P3.6/WR(外部数据存储器写选通)，P3.7/RD(外部数据存储器读选通)。P3口同时为闪烁。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必

31、须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时15，P2口输出地址的高八位。在给出地

32、址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流(ILL)这是由于上拉的缘故16。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，

33、ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次PSEN有效。但在访问外部数据存储器时，这两次有效的PSEN信号将不出现。EA/VPP：当EA保持低电平时，则在此期间外部程序存储器(0000H-FFFFH)，不

34、管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源(VPP)。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。整个PEROM阵列和三个锁定位的电擦除可通过正确的控制

35、信号组合，并保持ALE管脚处于低电平10ms来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。时钟振荡器AT89C51中有一个用于构成内部振荡器的高增益反向放大器，引脚XTAL1和XTAL2分别是该放大器的输入段和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谢振器一起构成自激

36、振荡器，外接石英晶体或陶瓷谢振器级电容C1、C2接在放大器的反馈回路中构成并联电路。对外接电容C1、C2虽严然没有十分严格的要求17，但电容容量的大小会影响振荡频率的高低、振荡器工作的稳定性、祁震得难易程度及温度的稳定性，如果使用石英晶体，我们推荐电容使用30PF+10PF，而如果陶瓷谐振器建议使用40PF+10PF。用户也可以使用外部时钟，这种情况下，外部时钟脉冲接到XTAL1端，即内部时钟脉冲的输入端，XTAL2则悬空。由于外部时钟信号是通过一个2分频触发器作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平时持续时间和最大低电平持续时间应符合产品技术条件的要求。AT8

37、9C51有二种可用软件编程的省电模式，他们是空闲模式和掉电工作模式。这二种方式是控制专用寄存器PCON(电源控制寄存器)中的PD和IDL来实现的。PD是掉电模式，当PD=1时，激活掉电工作模式，单片机进入掉电工作状态，IDL是空闲等待状态，当IDL=1时，激活空闲工作模式，单片机进入睡眠状态18，如需同时进入二种状态，即PD和ID同时为1，则先激活掉电工作模式。在空闲工作模式状态，CPU保持睡眠状态而所而所有片内的外设仍保持激活状态，这种方式由软件产生。此时，片内RAM和所有特殊功能寄存器的内容保持不变。空闲模式可有任何允许的中断请求或硬件复位中止。中止空闲模式的方法有二种，其一是任何一条被允

38、许中断的事件被激活，IDL被硬件清除，既中止空闲工作模式。程会首先响应中断，进入中断服务程序，执行完中断服务程序并紧随RET1(中断返回)指令后，下一条要执行的指令就是是单片机进入空闲模式那条指令后面的一条指令。其二是通过硬件复位电路也可将空闲模式终止。需要注意的是当由硬件复位来中止空闲模式时，CPU通常是从激活空闲模式那条指令的下一条指令开始继续执行程序的，要完成内部复位工作，硬件复位脉冲要保持二个机器周期(24个时钟周期)有效，在这种情况下，内部禁止CPU访问片内RAM，而允许访问其它端口。为了避免对端口产生意外写入，激活空闲模式的指令后一条指令不应是一条对端口或外部存储器的写入指令。掉电

39、模式：在掉电模式下，进入掉电模式的指令是最最后一条被执行的指令，片内RAM和特殊功能寄存器的内容在中止掉电模式前被冻结。推出掉电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变RAM中的内容，再VCC恢复到正常工作电平前，复位应无效，且必须保持一定时间内使振荡器重启动并稳定工作。2.3 AD9851的介绍DDS芯片是数字频率合成器，是价格便宜杂散性能比较好的CMOS产品，它有很多类型，如：Qualcomn公司的Q2220(50Mhz，32bit)，Q2230(85Mhz，32bit)，Q2334(50Mhz，32bit，双DDS)等，AnalogDevices公司的AD70

40、08(50Mhz，32bit)，AD9850(125Mhz，32bit)，AD9851(180Mhz，32bit)等。AD985119是美国AD公司生产的单片COMS型的DDS综合器，它将32位累加器，正弦/余弦查表，10位的高速数模转换器以及控制电路集成到一个芯片上，具有很高的性能价格比，是本课题选用的芯片。AD9851是美国AD公司生产的最高时钟频率为180MHz，再用先进的CMOS技术高度集成的直接数字式频率合成器件。它有一个高速DDS，一个高性能的数模转换器以及高速比较器等构成一个完整的全数字控制可编程频率合成器。它的时钟输入端内置一个6倍频乘法器，并且具有时钟产生功能。AD9851原

41、理框图如图2-2所示。图2-2 AD9851原理框图1、AD9851主要特性如下:(1)单电源工作(+2.7+5.25V);(2)工作温度范围-4585;(3)低功耗,在180MHz系统时钟下,功率为555mW。电源设置有休眠状态,在该状态下,功率为4mW；(4)接口简单,可用8位并行口或串行口直接输入频率、相位控制数据;(5)内含6倍参考时钟倍乘器,可避免对外部高速参考时钟振荡器的需要,减小了由于外部频率源过高而可能产生的相位噪声;(6)频带宽,正常输出工作频率范围为072MHz;(7)频率分辨率高,其创新式高速DDS码可接受32位调频字,使得它在180MHz系统时钟下输出频率的精度可达0.

42、04Hz;(8)相位可调,可接收来自单片机的5位相位控制字。2、AD9851引脚功能AD9851为28引脚表帖元件,其引脚排列如图2-3所示。AD9851的各引脚功能如下:图2-3 AD9851引脚图D0D7,8位数据输入口,可给内部寄存器装入40位控制数据。PGND,6倍参考时钟倍乘器地。PVCC,6倍参考时钟倍乘器电源。W-CLK,字装入信号,上升沿有效。FQ-UD,频率更新控制信号,时钟上升沿确认输入数据有效。REFCLOCK,外部参考时钟输入。CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上,在直接方式中,输入频率即是系统时钟;在6倍参考时钟倍乘器方式,系统时钟为倍乘器输

43、出。AGND,模拟地。AVDD,模拟电源(+5V)。DGND,数字地。DVDD,数字电源(+5V)。RSET,DAC外部复位连接端。VOUTN,内部比较器负向输出端。VOUTP,内部比较器正向输出端。VINN,内部比较器的负向输入端。VINP,内部比较器的正向输入端。DACBP,DAC旁路连接端。IOUTB“,互补”DAC输出。IOUT,内部DAC输出端。RESET,复位端。低电平清除DDS累加器和相位延迟器为0Hz和0相位,同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。3、AD9851工作原理AD9851主要包括相位寄存器、相位全加器、D/A转换器,相位寄存器和相位全加器构成相位累

44、加器。AD9851内部的控制字寄存器首先寄存来自外部的频率、相位控制字,相位累加器接收来自控制字寄存器的数据后决定最终输出信号频率和相位的范围和精度,经过内部D/A转换器后,所得到的就是最终的数字合成信号。如果相位累加器的位数为N,相位控制字的值为,频率控制字的位数为M,频率控制字的值为,系统外部参考时钟频率为30MHz,6倍参考时钟倍乘器使能,那么经过内部6倍参考时钟倍乘器后,可得到AD9851内部工作时钟为180MHz,此时最终合成信号的频率可由公式(2-1)决定,合成信号的相位由公式(2-2) (2-1) (2-2)4、AD9851控制方式AD9851内部有5个输入寄存器,储存来自外部数

45、据总线的32位频率控制字,5位相位控制字,一位6倍参考时钟倍乘器使能控制,一位电源休眠功能(powerdown)控制和一位逻辑0。寄存器接收数据的方式有并行和串行两种方式。并行方式是通过8位数据总线D0D7来完成全部40位控制数据的输入。复位信号RESET有效会使输入数据地址指针指向第一个输入寄存器,W-CLK上升沿写入第一组8位数据,并把指针指向下一个输入寄存器,连续5个W-CLK上升沿后,即完成全部40位控制数据的输入,此后W-CLK信号的边沿无效。当FQ-UD上升沿到来之际40位数据会从输入寄存器被写入频率和相位控制寄存器,更新DDS的输出频率和相位,同时把地址指针复位到第一个输入寄存器

46、,等待着下一组新数据的写入。串行方式是W-CLK上升沿把引脚D7上的数据按位串行移入到输入寄存器,40位输入结束后,任何W-CLK上升沿到来都会造成数据顺序移出并导致原来数据无效,此时FQ-UD端的上升脉冲就可以使40位数据更新芯片的输出频率位。2.4 本章小结 本章给出了总体设计方案，此外还介绍了单片机的结构及引脚功能，还对用到的重要芯片AD9851进行了详细的介绍，本章所做的总体方案，和对一些芯片的介绍为下一章的硬件设计做了理论准备。第3章 扫频信号发生器的硬件设计3.1 硬件组成由个模块的设计方案，我们可以设计出整体的电路图。本系统的硬件部分由CPU(89C51)、DDS(AD9851)

47、、整流滤波、A/D转换器(ADC0809)、数码管显示、键盘等单元组成。键盘控制扫频范围,由单片机把键盘输入的频率送到AD9851进行频率合成，再经A.D转换回送到CPU。与此同时,由CPU控制A.D转换时序,然后再由单片机控制输出到数码管进行显示。3.2 各模块电路3.2.1 频率合成电路频率合成电源是完成本扫频信号发生器的关键部分,目前市场上的频率合成器集成电路很多从频率合成技术的发展过程来看，频率合成的方法主要有3种:直接频率合成法(DS),锁相频率合成法(PLL)和直接数字频率合成法(DDS)。本文所采用的是目前最新型的频率合成器一直接数字式频率合成器(Direct Digital F

48、requency Synthesis，简称DDFS或DDS),DDS是近年来发展的一种新的频率合成技术，是频率合成技术的一次革命。它是将先进的数字处理理论与方法引入信号合成领域的一项新技术。直接数字频率合成较前2种方法有很大不同，它不是通过对频率的加、减、乘、除运算，而是通过对相位的运算进行频率合成的。DDS直接对参考正弦时钟进行抽样和数字化，然后通过数字计算技术进行频率合成。其特点是计算机参与频率合成，把一系列数字量形式的信号通过数/模转换器转换成模拟量形式的信号，在时域中进行频率合成。在 DDS中，输出信号波形的三个参数频率相位，幅值A都可以通过输入数据控制字定义，所以可以完成数字调制。频率调制可以通过改变频率