基于CPLD的USB下载线设计.doc
《基于CPLD的USB下载线设计.doc》由会员分享,可在线阅读,更多相关《基于CPLD的USB下载线设计.doc(16页珍藏版)》请在沃文网上搜索。
1、键入文字摘 要随着片上系统时代的到来,包括复杂可编程逻辑器件和现场可编程门阵列的可编程逻辑器件,应用越来越广泛。USBblaster的使用也显的越来越有必要。与传统的并口、串口下载电缆相比,USBblaster在下载速度和灵活性上都有很大优势。而且由于其结构相对简单,所以它的体积较小,容易携带。USBblaster所用到的芯片价格便宜,容易被广大用户接受使用。本文所设计的USBblaster硬件主要分为两部分,即USB控制芯片及CPLD器件。USB控制芯片将主机发送给CPLD器件的数据转化为8位并行数据,CPLD器件再将其转化为JTAG时序,发送给外设。软件方面,软件主要完成的功能是将USB时
2、序转化成JTAG时序。CPLD应用状态机的原理,将CPLD与USB控制芯片之间的数据传输,分为接受状态机和发送状态机两个状态,它们的功能是控制如何接受和发送数据。经实验证明,在下载速度上USBblaster下载FPGA 配置程序是ByteblasterII 的6 倍。而且由于USBblaster采用USB接口模式,可以更好的适应现在计算机的发展.。 关键字:CPLD ,USB,状态机ABSTRUCTAlong with the System on Chip time arrival,including CPLD and FPGA,the application is more and more
3、 widespread。With the parallel port and serial port download cable compared, USB blaster has great advantages in download speed and flexibility。And because of simple structure, its small and easy to carry. A lot of users can accept USB blaster easily, because that the chips which the USB blaster used
4、 are cheapThere are two main parts in hardware。They are USB controller chips and CPLD devices. USB controller chips transform the date which host sent into eight parallel data。Then CPLD transform the date into JTAG timing and sent it to peripherals. Software main function is that it can transform th
5、e USB timing into the JTAG timing. CPLD use state machine for data transmission 。There are accepting state machine and Sending state machine。They can control that how the data send or receive.USB blaster isalmostsix times as fast as ByteblasterII when it download FPGA configuration process. And beca
6、use that USB blaster is USB mode, it can better adapt to the development of the computer 。Key words :CPLD ,USB, State machine目录第一章 绪论11.1课题的背景和研究意义11.2下载电缆发展现状3第二章 系统总体设计52.1 硬件总体设计52.2 软件总体设计6第三章硬件电路设计73.1 电路器件介绍73.1.1 USB器件FT245BM73.1.2 CPLD器件EPM306493.2 系统硬件设计113.2.1 USB接口电路113.2.2EPM3064与FT245BM
7、的接口实现133.2.3 电压缓冲部分133.3 PCB版图设计143.3.1 容性负载143.3.2 电源143.3.3带电插拔153.3.4 PCB图15第四章 系统软件设计164.1 系统平台建立164.1.1 VHDL语言164.1.2 CPLD简介174.1.3 JTAG协议184.1.4设计软件QuartusII194.2 基于VCP的PC机端软件设计214.3 CPLD收发状态机设计234.3.1 状态机234.3.2 CPLD状态机设计244.3.3 接收状态机254.3.4 发送状态机284.3.5 状态图304.4 其他方案选择32第五章 系统调试及结果35第六章总结和展望
8、38致谢39参考文献40附录4116第一章 绪论1.1课题的背景和研究意义这几年,随着大量支持USB的个人电脑的普及,USB逐步成为PC机的标准接口已经是大势所趋。在主机(host)端,最新推出的PC机几乎100%支持USB;而在外设(device)端,使用USB接口的设备也与日俱增,例如数码相机、扫描仪、游戏杆、磁带和软驱、图像设备、打印机、键盘、鼠标等等。USB设备之所以会被大量应用,主要具有以下优点:可以热插拔,告别“并口和串口先关机,将电缆接上,再开机”的动作。系统总线供电,低功率设备无需外接电源,采用低功耗设备,并可提供5V/500mA电源。支持设备众多,支持多种设备类,例如鼠标,键
9、盘,打印机等。扩展容易,可以连接多个设备,最多可扩127个。高速数据传输,USB1.1是12Mb/s,USB2.0高达480Mb/S。方便的设备互连,USB OTG支持点对点通信。所以开发一个基于USB接口的下载线可以很大的方便我们。下载电缆,就是DownloadCable。其实下载电缆是多年以来沿用的习惯叫法,下载电缆的作用就是用来下载配置数据,下载的目标可以是基于EEPROM/FLASH工艺的CPLD(MAX,MAXII)器件,也可以基于SRAM工艺的FPGA器件。我们还可以通过下载电缆将配置数据烧写到串行配置器件(EPCS)和增强配置器件(EPC)中。它同时也是调试FPGA硬件(Sign
10、alTapII)和调试NiosII处理器的工具。在基于USB的DSP仿真器出来之前,人们只能使用基于并口的DSP仿真器,很多DSP开发人员都是从并口的DSP仿真器开始使用的。平心而论,并口DSP仿真器确实可以帮助我们完成DSP的开发与调试。在基于USB的DSP仿真器出现后,情况有所改变。尽管基于USB的仿真器价格比并口DSP仿真器高,但很多开发人员还是在第一时间选用它,因为两者在仿真速度上是不可相提并论的。特别是在需要大量实时数据交换(RTDX)的场合,USB的速度优势就更明显。我们可以在不中断DSP程序运行的情况下调试程序,这样可以加快调试速度,而且可以得到更真实的结果。 在开发FPGA时使
11、用USB-Blaster下载电缆的优势也同样明显。一方面,下载程序速度明显快。如今FPGA的容量已达到数百万门,即使是通过JTAG口下载程序,也需要很长时间,USB-Blaster则可以明显缩短下载时间。另一方面,程序调试更加方便快捷,甚至可以作一些实时调试。这一点在使用Signal Tap II嵌入式逻辑分析仪和调试Nios II嵌入式处理器时十分重要。用过并口仿真器的人都会埋怨其使用不方便。首要在BIOS里设置成EPP方式,还要注意不能热插拔,这一问题在学生实验室上课中最为明显。电缆经常拔来拔去,结果导致计算并口都不能用了。使用USB电缆则完全不用担心这一点,因为它天生就能热插拔。与传统的
12、基于PC并口的下载电缆相比,本设计的USB下载接口电路具有CPLD的USB下载电缆支持热插拔、体积小、便于携带、降低对PC硬件伤害、编程速度快等明显优点。USB-Blaster与ByteblasterII相比有以下的优点: 使用USB-Blaster 调试Nios II 时,再也不会出现烦人的警告提示。而使用ByteblasterII调试时,则会弹出警告信息,提示这不是Nios II 支持的JTAG调试电缆。 下载FPGA 配置程序是ByteblasterII 的6 倍。在一些速度要求高的应用场合下仍可使用SignalTap II 嵌入式逻辑分析仪进行实时分析。调试Nios II处理器时同样可
13、以处理一些实时应用。 当使用ByteblasterII电缆调试SignalTap II嵌入式逻辑分析仪和Nios II嵌入式软核处理器时,如 果数据交换的速率太快,都不可避免地出现死机。此时使用USB-Blaster则可有效地避免死机现象发生。 只有要USB 口的计算机都能使用USB-Blaster。不象ByteblasterII 那样要求计算机带有并口。目前许多笔记本电脑,甚至台式机都不再配备并口,此时ByteblasterII 将无法使用。本文设计、制作的是一种在QuartusII programer环境下使用的低成本的USB数据下载电缆USBblaster。根据IEEE1149.1标准、
14、USB协议以及JTAG边界扫描原理,通过解析QuartusII内部通信机制,使用USB芯片和CPLD结合,提出一种USB接口电路设计与实现方法。与传统的并口、串口下载电缆相比,其在下载速度和灵活性上都有很大CPLD的USB下载电缆优势。目前已开发的USB下载线一般需要在主机端另行设计软件CPLD的USB下载电缆来控制与下载线及目标器件之间的通信和数据传送;但是这样不仅繁琐,而且可能由于PC机操作系统的不同而影响兼容性。本文讨论的USB下载线能在Altera公司的QuartusII开发环境下直接使用,无须在主机端另行设计通信软件。与传统的基于PC并口的下载电缆相比,本设计的USB下载接口电路具有
15、CPLD的USB下载电缆支持热插拔、体积小、便于携带、降低对PC硬件伤害、编程速度快等明显优点。1.2下载电缆发展现状自从Byteblaster被发明以来,由于它是将PC机中的配置信息传到PCB板FLEX器件中必不可少的器件,所以它被广泛的使用。Byteblaster支持两种配置模式:被动串行模式(PS)和边界扫描模式(JTAG)。但由于现在计算机中USB口的应用越来越广泛,Byteblaster做为并口的下载线,它的使用范围渐渐变小,而且它的下载速度也比不上USB-Blaster。所以USB-Blaster的使用显的更加符合EDA开发工作者的需要。但由于Byteblaster的制作成本要比U
16、SB-Blaster低很多,只有几十元,所以它的使用并不会减少的太快。 目前制作下载电缆的公司主要是Altera公司,国内只是根据Altera公司公布的一些资料进行仿制。由此可见国内的CPLD与FPGA技术与国外先进技术相比仍有一定的差距。下面主要介绍一下Altera公司和它所生产的下载线。 Altera公司是专业设计、生产、销售高性能、高密度可编程逻辑器件(PLD)及相应开发工具的一家公司。从公司成立至今,Altera公司一直在同行业中保持着领先地位。Altera 一直在可编程系统级芯片 (SOPC) 领域中处于前沿和领先的地位,结合带有软件工具的可编程逻辑技术、知识产权 (IP) 和技术服
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
10 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 CPLD USB 下载 设计