数字系统设计课程设计报告.docx

1、摘要数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械时钟相比，它一般具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站码头机场等公共场所的大型数字显电子钟。此次数字时钟的设计，是以同步加法计数器74LS160为基础的时序逻辑电路设计，其有较强的实际应用性。74LS160可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，我使用74LS160的各种级联方式实现了多级多进制的计数并分级连接数码管，实现了数字时钟的功能。关键词：数字时钟，计数器，级联，74LS160 目录摘要1第1章 概述3第2章 课程设计任务及要求4

2、2.1设计任务42.2设计要求4第3章 系统设计53.1方案论证53.2系统设计53.2.1结构框图及说明53.2.2系统原理图及工作原理63.3单元电路设计83.3.1单元电路工作原理83.3.2元件参数选择15第4章 软件仿真194.1仿真电路图194.2仿真过程194.3仿真结果204.3.1电路的安装调试（仿真）204.3.2性能指标测量及记录20第5章 安装调试255.1安装调试过程255.2 故障分析25第6章 结论27第7章 使用设备仪器清单28参考文献29收获、体会和建议30 第1章 概述20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有

3、力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻

4、辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示，构成简单数字时钟。 第2章 课程设计任务及要求2.1设计任务采

5、用中规模集成电路设计一台可以显示时、分、秒的数字钟。2.2设计要求 1.时间以二十四小时为周期；2.能够显示时.分.秒；3.有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号；5.计时过程具有鸣报功能，为保证人们的睡眠不被打扰，只有当时间在4点与24点之间时，时间达到整点前5秒进行蜂鸣报时；6. 画出电路图；7进行电路仿真与测试。 第3章 系统设计3.1方案论证数字闹钟的设计方法有多种，主要看用什么元件来实现。方案一：用计数器与COMS芯片设计，先构成功能单元电路再由此组装。此方案设计思路明确，所用知识简但。易于调试安装接

6、线，但使用器件较多，系统不是很稳定，用明显不足。方案二：用单片机设计，用Keil编写一个C程序，将其拷进单片机系统，从而实现闹钟。此方案只需再程序上花点功夫，易于实现，但是对于单片机未免大材小用，不适于大规模设计。为了使方案更加完善，按照整体思路，我所设计的方案如下： 使用同步加法计数器74LS160构成60进制加法计数器作为第一级（秒）计数器。在秒的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向本位发送一个清零信号，并同时向分位的个位发送一个进位脉冲。这样就构成了一个级联而形成的60进制带进位与清零的加法计数器。 按照同样的

7、方法，可以构成分位的计数器。 小时位和分位、秒位不同，它是以10进制来显示24进制数，所以清零与计数的方式要有所改变。小时位有两个清零信号： 在小时的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。 在小时的十位计数到2并且个位计数到4的瞬间，向个位和十位同时发送一个清零信号。3.2系统设计 3.2.1结构框图及说明数字时钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路以及整点报时电路组成。其主要功能为计时、校时、报时。利用60进制和24进制递增计数器子电路构成数字时钟系统，由2个60进制同步递增计数器完成秒、分计数，由1个24进制同步递增计数

8、器完成小时计数。秒、分、时计数器分别都以两个74LS160同步级联而成，秒、分、时计数器之间采用异步级联的方式。开关J1和J2分别是控制时和分的校时开关。利用1个74LS138以及2个74LS85和必要的与门、非门、或门、蜂鸣器构成在4点与24点之间报时的电路。图3-1数字电子钟系统结构框图3.2.2系统原理图及工作原理系统原理图如下: 图3-2数字电子钟系统原理图工作原理： 数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。数字电子钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时.分.秒的计时器需要60进制计数器和24进制计数器

9、，在仿真软件中发生函数信号可以用函数器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160计数端触发实现。频率振荡器可以由晶体振荡器分频来提供，也可以由55定时器产生脉冲并分频为1Hz。数字钟应具有分校正功能，一次，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到另一端时，信号产生校正电路处于校时状态。电路应在4点与24点之间整点前5秒开

10、始报时，即在59分55秒到59分59秒期间时，报时电路控制信号。 当时间在59分55秒到59分59秒期间时，时十位若为2时，则要需要通过数值比较器比较时个位是否小于4，若小于4，则分十位.分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若不小于4，则不报时。若时十位为1，则还是分十位.分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若时十位为0，则需比较十个位是否大于4.若大于4.则需分十位.分个位和秒十

11、位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若小于4则不会报时。3.3单元电路设计 3.3.1单元电路工作原理（1）60进制计数器分和秒的计数器为60进制计数器，该计数器有两片74LS160十进制计数器U1、U2和一片74LS13与非门组成。图3-3进制计数器电路图 第一个状态 最后一个状态图3-4进制计数器模拟结果（2）24进制计数器时的计数器为24进制计数器，该计数器有两片74LS160十进制计数器U13、U17和一片74LS10与非门组成。图3-5进制计数器电路图 第一个状态 最后一个状态图3-6进制

12、计数器模拟结果（3）555多谐振荡器石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。因其具有极高的频率稳定性，故主要用在要求频率十分稳定的振荡电路中作谐振元件。用石英晶体振荡器作为脉冲产生器，能够使数字时钟达到很高的精度。同时成本也相对较高。这里是采用的是有555芯片组成的多谐振荡器来作为频率脉冲产生器，其输出的脉冲频率为1KHz。555芯片组成的多谐振荡器要输出符合要求的频率脉冲，其对电阻和电容的精度要求较高。不太容易输出严格符合要求的频率脉冲。由公式得：T0.7（R2 + 2R1）C2 f = 1/ T1.44/（R2 + 2R1）C2计算得：

13、C2 = 1.0uF；R2 = 440； R1 = 500经仿真模拟把R2 调整为400时，输出频率更加接近于1KHz。图3-7多谐振荡器电路图图3-8多谐振荡器模拟结果（4）千分频器千分频器由3个74LS90级联而成，每级分频将频率为上一级的十分之一。三级级联组成千分频器，把555多谐振荡器产生的1KHz脉冲降低到1Hz，用以供计数器计数，达到时钟的效果。图3-9 千分频器电路图（图中函数信号发生器输出的为10KHz的方波信号）图3-10千分频电路模拟结果（5）时钟电路（包括校时电路）把两个 60进制计数器和一个24进制计数器一异步级联的方式连载一起，就组成了数字时钟的电路。其中开关J1控制

14、校准时，J2控制校准分。校时脉冲由脉冲发生器提供，每经过一个脉冲周期被校准计数器的个位增加一。图3-11时钟电路图图3-12时钟电路模拟结果(6)报时电路 电路应在4点与24点之间整点前5秒开始报时，即在59分55秒到59分59秒期间时，报时电路控制信号。 当时间在59分55秒到59分59秒期间时，时十位若为2时，则要需要通过数值比较器比较时个位是否小于4，若小于4，则分十位.分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若不小于4，则不报时。若时十位为1，则还是分十位.分个位和秒十位保持不变，分

15、别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若时十位为0，则需比较十个位是否大于4.若大于4.则需分十位.分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。若小于4则不会报时。电路如下图所示：图3-13报时电路图3.3.2元件参数选择1.电压源 考虑到74LS160的工作电压，仿真电路选用5V的电压源VCC。2.脉冲信号 进过计算，60Hz的方波可以满足每秒一个脉冲输入的要求。输入元器件3.计数器 本次设计采用同步加法计数器74

16、LS160。74LS160 为可预置的4 位二进制同步计数器,它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能其管脚图如下：74LS160 的清除端是异步的。当清除端CLEAR 为低电平时，不管时钟端CLOCK 状态如何，即可完成清除功能。74LS160的预置是同步的。当置入控制器LOAD 为低电平时，在CLOCK上升沿作用下，输出端QAQD 与数据输入端AD 相一致74LS160的计数是同步的，靠CLOCK 同时加在四个触发器上而实现的。当ENP、ENT 均为高电平时，在CLOCK上升沿作用下QAQD 同时变化，从而消除了异步计数器中出现的计数尖峰。在CLOCk 出

17、现前，即使ENP、ENT、CLEAR 发生变化，电路的功能也不受影响。74LS160有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA 的高电平部分。74LS160在不外加门电路的情况下，可级联成N 位同步计数器。74LS160功能表4.四位数值比较器本次设计采用4位数值比较器74LS85上图是数据比较器集成电路74LS85的引脚功能图。74LS85是用来比较两个4位二进制数A和B的大小的。而A3、A2、A1、A0和B3、B2、B1、B0是两个比较数据的输入端，OAGTB、OAEQB、OALTB比较结果输出端，AGTB、AEQB、ALTB为级联输入端。两个4位二

18、进制数比较时，应首先进行最高位即A3和B3的比较，若A3=1，B3=0，也就是A3B3，此时就断定AB；反之AB。若果A、B的最高位数码相同，则必须比较次高位，按此方法比较下去，就可以得出A与B的比较结果。5.3线-8线译码器本设计采用的是74LS138 3线-8线译码器上图是74LS138的引脚图。74LS138有3个译码输入端A、B、C，8个译码输出端Y0-Y7，因此称为3线-8线译码器。G1、G2A、G2B是74LS138的3个使能输入端。当使能输入G1=1，G2A=G2B=0时，译码器处于工作状态，否则译码器被禁止。即无论输入G1、G2A、G2B为任何状态，译码器输出均为高电平，表示无

19、译码输出。6.译码器 显示计数结果需要用到显示译码器。7逻辑门本设计需要用到非门和与非门、与门、或门、非门。8.蜂鸣器本设计采用的蜂鸣器BUZZER工作电压为5V，频率为500Hz。 第4章 软件仿真4.1仿真电路图 图4-1仿真电路图4.2仿真过程（1）按照任务书上的要求，结合题型的目的，绘制出相应的电路框图。根据电路图选择器件连接电路。（2）利用60进制和24进制递增计数器子电路构成数字时钟系统，由2个60进制同步递增计数器完成秒、分计数，由1个24进制同步递增计数器完成小时计数。秒、分、时计数器分别都以两个74LS160同步级联而成，秒、分、时计数器之间采用异步级联的方式。开关J1和J2

20、分别是控制时和分的校时开关。利用1个74LS138以及2个74LS85和必要的与门、非门、或门、蜂鸣器构成在4点与24点之间报时的电路。（3）检查电路设计思路以及电路，按照设计框图原理，查看仿真电路与原理图是都吻合。不吻合则需要进行修改，反之则可以进行下一步。（4）单机运行按钮进行仿真。（5）根据仿真情况与课程任务对比，对于不能实现的任务进行修改并调试程序，重新装载并重新运行调试仿真。直到实现完全实现所要求的功能为止。（6）进一步改进和简化程序再进行调试仿真。4.3仿真结果4.3.1电路的安装调试（仿真） 电路连接如图4-1所示，运行电路，开始测试。4.3.2性能指标测量及记录（1）秒位的计数

21、测量 图4-2 9秒状态 图4-3 10秒的状态秒位的进位和清零（左边为9秒，右边为10秒）（2）秒位向分位进位和清零图4-4 59秒状态图4-5 1分钟（60秒）状态（3）分位的计数测量 图4-6 9分状态图4-6 10分状态（4）分位向小时位进位和清零图4-7 59分钟状态 图4-8 60分钟（一小时）状态（5）小时位的计数图4-9 9小时状态图4-10 10小时状态（6）小时位的清零图4-11 23小时59分59秒状态图4-12 24小时整（0时）状态（7）报时图4-13 01小时59分55秒状态 图4-14 01小时59分59秒状态此时因为1不在4点与24点之间，所以此时听不到蜂鸣器的

22、响声。图4-15 13小时59分55秒状态图4-16 13小时59分59秒状态因为13点在4点与24点之间，所以在此期间会听到蜂鸣器发出声音。（8）总体电路模拟结果 图4-17 总体电路模拟结果 第5章 安装调试5.1安装调试过程（1）根据原理设计理论在软件Multisim等上画出整机电路图，并列出所需要器件的相关属性。（2）根据我设计的总电路图，选择所需要的电子元件和工具箱。逐个测试元件的性能参数，检查线路和电路板的良好与否。（3）将元器件简单的插件电路插入或拔出，快速的改变电路布局。查阅资料，参考管脚图，清楚芯片的引脚的功能，并对照电路图在工具箱上面根据信号流向逐步接线，认真的检查电路是否

23、正确，注意器件管脚的连接，“悬空端”、“清零端”、“置1段”要认真谨慎正确处理，认真分析是否是高电平有效。（4）从电源开始调试，看电源的输入输出是否正确，是否为+5V，看脉冲是否接入。（5）主控制器电路的调试，可用秒脉冲作时钟信号，在S0S3不同状态时，主控制器状态应该按状态转换图转换。（6）将各模块逐个调试，待各单元电路达到各自技术指标的要求，均能正常工作，将它们连接起来进行统调和系统测试。即可进行总机调试，观察电路有无异常现象，例如有无冒烟现象，有无异常气味，手摸集成电路外封装是否发烫等。（7）如果出现异常现象，立即关断电源，排除故障后再通电源。5.2 故障分析了解一些常见的故障对于正确快

24、速地调试系统是很有必要的。对这些故障的处理是对一个系统设计者的综合考验，它不但要求对硬件电路容易出现的故障有很好的了解，而且对整个系统的设计更要有一个深刻的认识。下面按错误类型来简单分析一下系统常见的一些故障，这节其实也是对前面的一些分析的总结。1、不加电。在设计系统时设计了一个电源信号指示灯，若电源信号指示灯不亮，那么说明系统的电源工作有问题。2、元器件错误。这类错中主要包括器件错插以及元器件已损坏等现象。在调试一个模块的时候，要时刻注意元器件的情况，以避免元器件损坏。当发现模块中的某一个模块的某个元器件过热的时候，就应对这个元器件进行测试，是否损坏。3、设计的错误。这类错误主要在设计的阶段

25、发现，在系统设计时，应该对设计方案精益求精，对设计原理进行反复推敲，以发现系统的设计错误。当然这类错误也可能在调试过程中才发现，若发现实际值跟理论值出现较大出入而又找不到其他的原因，这个时候就应该对系统原理再进行分析。4、输出的电平不稳定。这种错误也是常见的，有些对读取的数据电平有一定的要求，当不符合时就不能读取，而且不易给发现，用电表很难判断，这时往往需要加些门电路上去。 第6章 结论（1） 能实现的功能 实时时间的显示，以及4点到24点之间的整点的报时功能。（2） 本设计控制器应该由秒脉冲信号发生器、加法计数器、译码器、显示器、控制器、译码驱动电路及蜂鸣器等7部分组成。（3） 由6片741

26、60组成的加法计数器也实现了显示时间的功能、 第7章 使用设备仪器清单所用主要仪器见表1 表1 所用主要仪器序 号名 称 型号参数数量1加法计数器74LS160D62555定时器555-VIRTUAL13非门7405N54与非门7413N、7410N2、15分频计数器74LS90N36与门NC7S0897或门NC7S3238电阻400、5001、29电容1.0uF、0.01uF1、110导线若干11数码管OCD-HEX612四位二进制比较器74LS852133线8线译码器74LS138114蜂鸣器BUZZER1 参考文献 1.李景宏，马学文.电子技术实验教程.沈阳：东北大学出版社.2002.王

27、永军，李景华编著.数字逻辑与数字系统.北京：电子工业出版社，20023.高吉祥，易凡编著.电子技术基础实验与课程设计.北京：电子工业出版社，20024.陈大钦编著. 电子技术基础实验. 北京：高等教育出版社，20005. 林涛主编 数字电子技术基础 清华大学出版社 2006.066.姜书艳主编 数字逻辑设计及应用 清华大学出版社 2007.127.William Kleitz 陶国彬、赵玉峰译 数字电子技术从电路分析到技能实践 科学出版社 2008.018.荀殿栋 徐志军 数字电路设计实用手册 电子工业出版社 2003.07收获、体会和建议 在此次课程设计中，我有很多感触。课程设计是我们专业课

28、知识综合运用的实践训练，是对专业知识的总结与考察，是从事将来的工作前的一个不可或缺的过程。 刚拿到设计题目时，我还是比较迷茫的，感觉无从下手。所以我并没有急于下手，而是花了一天的时间去分析题目，设计出其大致运行原理，并进行一定的论证和改进。在方案确定之后，我再去查阅资料，选定芯片，通过所选芯片的参数和功能来重新改进设计方案。至此，我的思路已经非常清晰。所以在第二天，我在电脑上只用了一个小时就完成并进一步改进了我的设计，并且完成了验证。理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路等，然后就是

29、到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于CMOS芯片的应用实例。理论上的知识搞定了，接下来就是开始设计了。multisim仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。这

30、次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。无论最后的结果是怎样，你参与了，你就肯定有收获。在这几天可以说是废寝忘食的课程设计过程中，我也收获了许多，我仍然记得将课程设计做出来的时候，那种喜悦的心情，是难以形容的。总的来说，此次课程设计虽有挫折，但还是收获颇丰。31