数字式秒表的课程设计.doc

1、 目录摘要5第一章 系统概述6 1.1 数字式秒表的设计意义6 1.2 数字式秒表的设计要求与分析6 1.3 设计方案论证6 1.4 总体设计方案框图及分析6第二章 单元电路的设计与分析7 2.1 基准脉冲的获取7 2.2 控制电路的选择12 2.3 计数、译码、显示单元的设计14第三章 整体电路图19 3.1 总体电路图19第四章 体会与收获19 4.1 遇到的问题及解决方案19 4.2 心得体会20参考文献21元器件明细表21鸣谢21附图22 摘 要 本次的设计任务是一个数字秒表，而秒表与普通的钟表不同，它的目的是对从某一时刻到另一时刻的时间间隔进行计时。 在翻阅相关资料后，我们把秒表的设

2、计分成了三大部分：基准脉冲产生部分；控制部分和计数、译码、显示部分。 基准脉冲产生部分由石英振荡器和由计数器组成的分频器构成。在石英振荡器中，石英晶体的固有频率是1M Hz，即振荡器的输出为1M Hz的矩形脉冲。而分频器将1M Hz分频为100 Hz的基准脉冲。 控制部分可由基本RS触发器和相应的开关组成。 计数、译码、显示部分中，将使用同步四位二进制加法计数器74LS161 来计数。74LS48是BCD-7段译码器/驱动器，专用于驱动LED七段共阴极显示数码管。关键字：基准脉冲 计数 译码 数字显示 第一章 系统概述1.1 数字式秒表的设计意义秒表的数字化常给人们的生活带来极大的方便，它广泛

3、应用于社会的各个领域。通过对数字式秒表的设计，我们可以清楚的了解到它的工作原理，进而也了解了数字钟表的工作原理。在秒表的设计中，我们对数字电子技术基础中所学到的知识有了更深刻的认识。比如：555多谐振荡器的应用、计数器、译码及显示器的应用。总之，数字秒表的设计让我们体会了学以致用的乐趣。1.2 数字式秒表的设计要求与分析设计要求如下：l 秒表的最大计时值为99分59.99秒；l 6位数码管显示，分辨率为0.01秒l 具有清零、启动计时、暂停及继续计数等控制功能；l 控制操作键不超过二个。首先，秒表的分辨率为0.01秒，故要获得频率为100 Hz的基准毫秒脉冲；其次，分、毫秒计数器为100进制计

4、数器，秒计数器为60进制计数器；最后，用一个控制键实现秒表的启动/暂停/继续计数功能，用另一个控制健实现秒表的清零功能。分别实现以上模块功能，即可设计出符合要求的数字秒表。1.3 设计方案论证即为数字式秒表，那么必须有数字显示。按设计要求，须用数码管来做显示器。题目要求最大记数值为99分59.99秒，那则需要六个数码管。要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。秒表核心部分使用六个74161计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。因为对秒表

5、的精度要求高，故CP脉冲是由石英振荡器产生的，而没有用555构成的多谐振荡器。1.4总体设计方案框图及分析 通过以上的分析，查阅相关资料后，得数字式秒表的原理方框图如图1.1所示。 图1.1 数字秒表的原理方框图本电路由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成，整体上是按照基准脉冲产生部分，控制部分和计数、译码、显示部分这三大部分来设计的。 第二章 单元电路的设计与分析2.1 基准脉冲的获取1.方案一：由555构成多谐振荡器555 定时器是一种模拟和数字功能相结合的中规模集成器件，它的电源电压范围宽，可在 4.5V16V 工作，输出驱动电流大约为 200mA，因而它的

6、输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列R如图1.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3。 图1.2 555定时器电路结构图由图1.2知，555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态

7、。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。由555定时器构成的多谐振荡器如图1.3（a）所示，图1.3(b)为其工作波形。 图1.3 555构成的多谐振荡器其工作原理如下：接通电源后，VCC经R1、 R

8、2给电容C充电。由于电容上电压不能突变，电源刚接通时CVCC3，所以555内部比较器A1输出高电平，A2输出低电平，即RD=1，SD=0，基本RS触发器置1，输出端Q为高电平。此时Q=O，使内部放电管截止。 当C上升到大于Vcc3时，RD=1，SD=1，基本RS触发器状态不变，即输出端Q仍为高电平，当VC上升到略大于2VCC3时，RD =0，SD=1，基本RS触发器置0，输出端Q为低电平。这时Q=1，使内部放电管饱合导通。于是电容C经R2和内部放电管放电，c按指数规律减小。 当C下降略小于Vcc3时，内部比较器A1输出高电平，A2输出低电平，基本RS触发器置1，输出高电平。这时，Q=0，内部放

9、电管截止。于是C结束放电并重新开始充电。如此循环不止，输出端就得到一系列矩形脉冲，如图1.3（b）所示。 由图1.3（b）可见，C将在Vcc3和2VCC3之间变化，因而可求得电容C上的充电时间和放电时间充电时间 放电时间 矩形波的振荡周期因此改变、和电容C的值，便可改变矩形波的周期和频率。当矩形波的频率f=100 Hz时，振荡周期T=0.01s。当取C=0.1F,R1=40千欧，若使T=0.01s，那么，R251千欧。取一固定电阻47千欧与一5千欧的电位器相串联代替电阻R2。在调试电路时，调节电位器RP，使输出脉冲周期为0.01s，即可获得所需的基准脉冲。2方案二：由石英晶体构成的多谐振荡器在

10、对频率的稳定性要求较高的电路中，应采用频率稳定性很高的石英晶体振荡器，图1.4给出了两种常见的石英晶体振荡电路。 图1.4 石英晶体多谐振荡器 石英晶体振荡电路的谐振频率由石英晶体的固有频率决定，故图 1.4中的两电路输出的波形的振荡频率均为1M Kz，电路中其它元器件对输出波形频率的影响极为有限。只是石英晶体振荡器产生的频率很高，要得到基准毫秒脉冲，还需要用分频电路。振荡器输出1M Kz信号，为了得到100 Hz的振荡脉冲，可以进行10 000分之一的分频。3.两种方案的比较与选择 首先，555多谐振荡器的振荡频率不可能是某一精确值，即它的振荡频率不可能达到100 Hz；其次，因为555多谐

11、振荡器的振荡，故频率还受电阻R1、R2和电容C的影响，当它们中的任一值变动时，振荡频率就受到影响；最后，上述555振荡电路中的振荡频率是由门电路输入电压上升到转换电平所需要时间来决定的，由于受电源电压、温度变化以及某些干扰因素的影响，门电路的转换时间不可能十分精确和稳定，可见，上述振荡电路的振荡频率极不稳定。 而石英晶体振荡器则可以克服以上缺点。石英晶体多谐振荡器是一种产生高稳定度的脉冲振荡器，它有极高的频率稳定性，而且品质因数又高，因此它有极好的选频特性。当外加电压频率等于石英晶体的固有频率f0时，它的阻抗最小，频率为f0的电压信号最容易通过，并在电路中形成正反馈而使电路振荡。石英晶体多谐振

12、荡器的振荡频率只取决于石英晶体的固有频率f0，而与外接的R、C元件无关。此外，石英晶体振荡器的电路结构简单、频率易调整。但是，石英晶体振荡器产生的振荡脉冲的频率过高，为了的到基准脉冲，还需要外加分频电路，555多谐振荡器则不需如此。 在电子秒表的设计中，选择了方案二。尽管方案二需要使用分频电路，增加了电路中使用的元件数，但秒表的计时一定要可靠、精准，与555多谐振荡器相比，石英晶体振荡器在振荡频率的稳定性上刚好符合设计需要。4.分频电路的设计由于要求得到的基准脉冲的频率是100 Hz，而石英晶体振荡器产生的频率过大，需要进行分频。分频电路有多种选择方案，可以使用专用的分频器，也可通过触发器进行

13、分频，还可以用计数器分频，本次设计中用10进制计数器74HC160对1M Kz进行分频，因为是取10 000分之一，所以使用了4个计数器，尽管用74HC160较多，有点浪费，但其在电路中的连接方式较为简单。 74HC160是同步十进制加法计数器，它有异步清零、同步置数等功能。图1.4为它的逻辑符号图。 图1.5 74HC160的逻辑方框图 74HC160的状态转换表和时序波形图分别如表1.1和图1.6所示。表1.1 74HC160的状态转换表 图1.6 74HC160的时序波形图 通过对表1.1和图1.6的分析，可以看出，从CP端输入十个矩形脉冲，而从74HC160的进位输出端知输出一个矩形脉

14、冲，可见，当把前一个74160的进位输出端作为下一个74160的脉冲输入端，即可达到十分频的目的。由于晶体振荡器的输出为1M Kz的脉冲信号，为了得到100 Hz的振荡脉冲，要进行10 000分之一的分频，故需要四个74160来对振荡输出脉冲进行分频。基准脉冲的产生电路如图1.7所示。 图1.7 基准脉冲的产生电路2.2控制电路的选择1.启动和暂停控制开关启动和暂停控制开关是由基本RS触发器构成的。基本RS触发器是由两个与非门交叉耦合而成的，是TTL触发器的最基本组成部分，其逻辑图如图1.8所示，它能够存储1位二进制信息，但存在 R+S =1的约束条件。 基本RS触发器的用途之一是作无抖动开关

15、。例如触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。在图1.9（a）所示的电路中通过希望在开关S闭合时，A点电压的变化是从+5V到0V的清楚跃迁，但是由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这在有些情况下是不允许的。为了消除开关的接触抖动，可在机械开关与驱动电路间接入一个基本RS触发器（如图1.10所示），把带RS触发器的无抖动的开关称为逻辑开关。而本设计电路中使用的即为图1.10（a）中所示的开关。在秒表的设计电路图中，启动和暂停控制开关电路

16、如下图1.11所示。 图1.11 控制电路 由图1.11知，当开关J1和开关J2都打开时，基本RS触发器的两输入端都是1，触发器输出保持原状态不变。当开关J1闭合是，Q输出1，基准脉冲可以输入到计数单元，秒表起动计时；当开关J2闭合是，Q输出0，基准脉冲无法输入到计数单元，秒表暂停计时。若要继续计时，合上开关J1即可。2.清零开关的设计 清零功能的实现相对而言比较简单。把计数单元的所有74LS161的清零控制端Rd连接在一起，通过一个开关接地，需要清零时，闭合开关就行。2.3 计数、译码、显示单元的设计1.计数器的设计基准脉冲经过6级计数器，分别得到“秒”十分位、百分位，“秒”个位、十位，“分

17、” 个位、十位的计时。由数字秒表的设计要求知，“毫秒”“分”计数器为100进制，“秒”计数器为60进制。 秒表中的计数器是由74LS161构成的。74LS161是集成同步二进制计数器，该计数器具有同步预置、异步清零、计数和保持四种功能，且有进位信号输出端，可串接计数使用。它的引脚图和逻辑功能表分别见图1.12和表1.2。图1.12 74LS161引脚图表1.2 74LS161逻辑功能表EPETCP功能0清零10置数1111计数110保持110保持将74LS161构成十进制计数器可采用以下两种反馈方法：（1）反馈清零法反馈清零法是利用反馈电路产生一个给计数器的复位信号，使计数器各输出端为零（清零

18、）。反馈电路是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反馈清零法构成的十进制计数器如图1.13所示。图1.13 反馈清零法构成的十进制计数器（2）反馈置数法反馈置数法是将反馈逻辑电路产生的信号送到计数电路的置位端，在滿足条件时，计数电路输出状态为给定的二进制码，否则置数端无效，电路处于计数状态。反馈置数法构成的十进制计数器如图1.14所示。图1.14 反馈置数法构成的十进制计数器100进制计数器 由74161构成的100进制计数器如图1.15所示。 图1.15 100进制计数器 由图1.15 知，100进制计数器中，由

19、74161构成的个位和十位计数器均是10进制的，即上述100进制计数器是由两个10进制计数器级联而成的。60进制计数器由74161构成的60进制计数器如图1.16所示。 图1.16 60进制计数器 由图1.16知，上述60进制计数器也是用乘数法构成的，它是由一个十进制计数器和一个六进制计数器级联而成。2. 译码显示电路本设计中选用的74LS48是BCD码七段译码器兼驱动器，输出端（YaYg）为高电平有效，可驱动共阴极LED显示器，其外引线排列图和功能表分别如图1.17和表1.3所示。图1.17 74LS48 外引线排列图 表1.3 74LS48功能表显示器采用七段发光二极管显示器，它可直接显示

20、出译码器输出的十进制数。七段发光显示器有共阳和共阴两种接法。与74LS48译码器配套的显示器为共阴型。七段显示器的外引线排列图和7段数码管结构分别如图1.18、图1.19所示。图1.18 七段显示器的外引线排列图 图1.19 7段数码管结构图 计数、译码、显示部分的总电路图如下图1.20所示。 图1.20 计数、译码、显示部分的电路图 第三章 整体电路图3.1 总体电路图 总体电路图见附图。 第四章 体会与收获4.1 遇到的问题及解决方案问题1 最初设计中，在暂停/继续计时控制电路中使用了两个开关，在清零电路中又用了一个开关，未能达到设计中“控制按键不超过两个的要求”。解决方法：在暂停/继续计

21、时控制电路中使用一个单刀双掷开关，即所谓的乒乓开关。不过使用乒乓开关从一个接点转向另一个接点时会花费时间，就是说当你想停止计数是并不能立即停止计数。问题2 在显示单元的调试过程中，开始时，七段数码管无显示。解决方法：在同学的帮助下，才明白，原来是共阴极数码管的接地端不对，multisim仿真元件使用的不熟练。问题3 整体电路的仿真调试失败。解决方法：将各个模块分开调试，结果发现，基准脉冲单元无调试结果，虽请教同学，但让没有解决；由于时间问题，也未能找老师答疑。很有可能是分频部分悬空的管脚太多，影响了调试结果。4.2 心得体会 刚拿到课程设计课题时感到很迷茫、无措，因为这是第一次做数字式秒表设计

22、。初步了解了所做课程设计的要求后，我在图书馆查阅了很多关于电子设计的书籍，也在网上搜了很多相关方面的资料，对设计方案有了初步的想法，决定用模块化设计，即秒表的设计分成了三大部分：基准脉冲产生部分；控制部分和计数、译码、显示部分。一步步实现一个个模块的功能，就能设计出所要求的产品。这样，设计变得细化而简单。由于我们是以组选做这个设计的，在同本组队员讨论后，我的方案被采纳了，我很欣慰。由于我们知识有限，本次设计的电路一定还存在一些漏洞和不足之处，但我相信在以后的设计中我们经过努力一定能够做得更好！通过与本组人员商讨后，我选择了基准脉冲产生部分的设计，其它的模块部分有我的另外两个队友完成。我虽然了解

23、基准脉冲产生部分的原理，但在具体的电路实现中我还是遇到不少问题，因为我要考虑采用不同的设计方案，还要比较它们的优劣，最终进行调试。在这短暂的两周时间里，完成这一工作也非易事。在查阅了大量的资料后，我才发现这个单元的实现部分的电路或多或少我都接触过，只是了解的不够细致，我很欣喜。尽管有一些知识没有接触过，我通过网上也搜到了相关的资料。最后，就是我对电子设计中常用的绘图软件和仿真软件的使用方法很生疏。由此，我想到自己在课余时间里应该学一些有电子有关的知识，通过这次设计，我对自主学习有了更深刻的认识，真是“书到用时方恨少”！在这次课程设计中，我也深深体会到了设计过程的辛苦与甘甜。首先，我花了一两天时

24、间在图书馆里翻阅相关资料；其次，我经常在网上搜阅资料，网上的资料浩如烟海，找到自己需要的东西也不易；最后，我们队友之间还要经常在一起讨论设计方案。这一过程真的好辛苦，以前可没有这种感受，不过，这一过程同时也是甘甜的，因为我学到了好多知识，感到很充实，将自己所学知识用于实物制作也感到很自豪。总之，这次的课程设计，它锻炼了我找寻资料的能力，锻炼了我自主解决问题的能力，更锻炼了我的动手能力。它让我体会到了队友合作的重要性，更让我真实的体会到了学与用的不可分割性。学习知识是一个长期的过程，这个过程也就是我们不断的遇到问题、解决问题。通过我们解决问题，就可掌握新的知识。 这次设计对我来说是一个难得的历练

25、机会，尽管它很短暂，但我收获颇多，让我明白了以后怎样学习知识，也为以后设计制作打下了基础。由于所学知识有限，我所设计的电路部分还存在很多问题，调试结果未能达到要求。最后还要感谢在本次设计中我的队友和给予我帮助的老师和同学，他们的帮助让我很快能找到问题的关键，让我事半功倍。一.参考文献1.汤山俊夫（日） 彭军 译 数字电路设计与制作 科学出版社 ISBN 7-03-014689-12.林涛（主编） 数字电子技术基础 清华大学出版社 ISBN 978-7-302-12064-33.姚福安 电子电路设计与实践 山东科学技术出版社 ISBN 7-5331-2956-3二元器件明细表 元器件明细表序 号名 称 型号参数数量备注1二输入四与非门74LS0022双四输入与非门74LS203同步十进制计数器74LS16164同步十进制计数器74HC16045译码/驱动器74LS486共阴极驱动6七段数码管显示器67电容若干8电阻若干9开关2其中有一单刀双掷开关10石英晶体振荡器1三 鸣谢 长安大学图书馆四 附图 数字式秒表的总体电路图。