音乐数字彩灯控制器设计.doc

1、 目 录1 设计意义及要求11.1 设计意义11.2 设计要求12 方案设计22.1 设计思路22.2 方案设计32.2.1方案一电路图32.2.2方案二电路图 42.3 方案比较53 部分电路设计53.1 NE555定时器时钟单元5 3.2 计数选择单元.7 3.3 自然数列计数单元 .9 3.4 奇数列计数单元.93.5 偶数列计数单元.10 3.6 音乐数列计数单元.11 3.7 译码及显示电路.124 调试与检测.14 4.1 调试中故障及解决办法. 144.2 调试与运行结果.175 仿真操作步骤及使用说明.18 结束语.19 参考文献.20 附录 电路图.21本科生课程设计成绩评定

2、表.2223题 目: 音乐数字彩灯控制器设计 初始条件：1 运用所学的模拟电路和数字电路等知识；2 用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器等。要求完成的主要任务:1 数码管自动依次显示数字队列0，1，2，3，4，5，6，7，8，9（自然数列）；1，3，5，7，9（奇数列）；0，2，4，6，8（偶数列）；0，1，2，3，4，5，6，7，0，1（音乐数列）。然后又依次显示同上数列，不断循环；2 打开电源开关，自动清零，即通电后最先显示出自然数列的0，再显示出1，然后按上述规律变化；3 每个数字的一次显示时间（从数码管显示之时起到消失之时止）基本相等。4 严格按照课程

3、设计说明书要求撰写课程设计说明书。时间安排： 第1天 下达课程设计任务书，根据任务书查找资料；第24天 进行方案论证，软件模拟仿真并确定设计方案； 第5天 提交电路图，经审查后领取元器件；第68天 组装电路并调试，检查错误并提出问题；第911天 结果分析整理，撰写课程设计报告，验收调试结果；第1214天 补充完成课程设计报告和答辩。指导教师签名： 2012年 6月25日系主任（或责任教师）签名： 2012年 6月25日音乐数字彩灯控制器设计1 设计意义及要求1.1 设计意义数字音乐彩灯在日常生活中的应用无处不在，而且在节日装饰方面起着极其重要的作用。音乐数字彩灯作为一种多功能彩灯，在市场上已经

4、有相当成熟的技术。但是作为当代大学生，我们要和社会的需求接轨，社会需要什么样的技术，我们就有义务去提供这样的技术支持。在设计的过程中，我们不仅学会了将自己的专业知识转化为实物，而且更多学会了如何培养自己的思维品质和动手能力。首先，我们的设计是不同于一般的生产的单一的流水线模式的设计。我们是要运用自己的知识有创意地按照自己的思维方式来设计并制作实物。这样是设计在生产中更具有竞争力。头脑风暴法的设计，我们小组设计过程中杜绝交流，这样就会避免涉及思路的单调或者说是撞车现象。经过这样的设计，我们就可以拥有至少四组不同的设计方案。在实际生产中，我们就会拥有更多的主动权，我们可以选择最优方案进行生产。其次

5、，设计还要求有一组小组共同方案，这就要求我们集思广益，这体现了集体的力量。这对团队的合作精神是一次考验，只有我们都把自己的想法毫无保留地和大家分享，才会产生思想的火花，才会有更加优化的方案产生。1.2 设计要求(1) 数码管自动依次显示数字队列0，1，2，3，4，5，6，7，8，9（自然数列）；1，3，5，7，9（奇数列）；0，2，4，6，8（偶数列）；0，1，2，3，4，5，6，7，0，1（音乐数列）。然后又依次显示同上数列，不断循环；(2) 打开电源开关，自动清零，即通电后最先显示出自然数列的0，再显示出1，然后按上述规律变化；(3) 每个数字的一次显示时间（从数码管显示之时起到消失之时止

6、）基本相等。(4) 严格按照课程设计说明书要求撰写课程设计说明书。2 方案设计2.1 设计思路数码显示自然数列 奇数列555定时器偶数列音乐数列图2.1 设计思路图(见上页)通过分析设计要求，初步了解到设计要完成四个数列的显示：自然数列、奇数列、偶数列、音乐数列。鉴于以前数电实验的经验，我打算用555芯片以及合适的电阻、电容做一个1Hz左右的时钟信号发生器。这是信号源，今本上可以确定这个方案。主体部分是四个数列的循环显示，由于要求显示间隔一样，可以把着四个数列的循环堪称一个大数列的循环。从而形成了一个三十进制的大循环。在这个思路的基础上，我考虑将这三十个数进行编码，再用一系列的门电路来实现循环

7、显示功能。这个思路虽然很简单，但是在编码以及实物的制作阶段会有相当的难度。所以考虑到这些还是放弃了这个方案。经过查找资料以及反复思考，最终确定把设计分为四个部分：自然数列、奇数列、偶数列、音乐数列。利用二四线译码器实现对这四个部分的选择。显示部分可以选用七段数码管。数码管可由七段译码驱动器驱动，将计数器输出的BCD码转换成数码管可显示的数码。控制键的设置是一个很有挑战性的部分。首先是电源控制开关。其次是暂停键，这个可以通过控制信号源来实现。暂停时可将555定时器的时钟信号切断，继续工作时再接上时钟信号。但是清零键就是一个很复杂的工作了。由于前面的主体部分是有四个部分构成的，所以要实现清零就要使

8、四个部分同时清零。由于四个部分中的某个部分工作时，其它部分是复位状态，所以只需将第一个部分清零，并使二四线译码器电路选择第一部分，就可实现整个系统的清零。2.2 方案设计2.2.1 方案一电路图图2.2 方案一电路本方案采用了共5片74LS90芯片。一片做四进制计数器，和二四线译码器74LS139实现对四个计数数列的切换。两片做十进制十进制计数器，分别实现自然数列计数和音乐数列计数。最后两片做五进制计数器，分别实现奇数列和 偶数列的计数。系统时钟脉冲用555定时器实现，如图所示，R2=10K，R1=75K，C2=10uF。则输出方波的周期T=（2*R1+R2）*C*ln2=1.1s。由于对数码

9、管显示数字的时间没有精确要求，1.1s的时钟周期适合观察即可。74LS90时钟脉冲下降沿有效。实现四个计数部分切换的74LS90芯片U8的时钟脉冲选择有点复杂。本可以由进位端得到，但74LS90没有进位端，故将它们的最高位输出端相或得到U8的时钟脉冲信号。即每个计数模块结束时，输出端的QD都是从1变为0。U8的Q0和Q1端输出为00011011，经过译码器得到输出Y0、Y1、Y2、Y3。将他们分别接到U4、U5、U6、U7的强制清零端，从而每次只有一片74LS90工作。另外三片的输出端全为零。U4是自然数列计数器。时钟脉冲从CLKA输入，将输出的Q0反馈到CLKB构成十进制计数器。U5和U6分

10、别是奇偶数列计数器。时钟脉冲从CLKB输入，构成五进制计数器。Q1、Q2、Q3输出000101的数列，Q0输出端不用。我们观察奇数1,3,5,7,9，将它们装换成二进制数0001,0011,0101,0111,1001，发现最低位都为1，高三位恰好是000101的五进制数列。因此可以用五进制计数器实现，接给数码管显示时只需将最低位接高电平即可。再来观察偶数0,2,4,6,8，转换成二进制数0000,0010,0100,0110,1000，发现最低位都为0，高三位恰好是000101的五进制数列。也可用五进制实现，接给数码管显示时只需将最低位接高电平即可。Q7是音乐数列计数器，时钟脉冲从CLKA输

11、入，将输出的Q0反馈到CLKB构成十进制计数器。输出只用Q0、Q1、Q2三个输出端即可。输出只有一个数码管，需将四个计数器的输出都接到数码管显示。由上面的分析可知，当其中的一片74LS90工作时，另外三片都处于清零状态，输出全为零，所以可将四片74LS90的对应输出端相或接到数码管即可。电路附加了启动/暂停按键和复位按键。启动/暂停按键通过切断时钟脉冲信号实现。复位按键将U4和U8两片74LS90清零，此时整个系统复位。2.2.2 方案二电路图 (小组设计方案)方案电路图见下页。小组设计方案只采用了两片74LS161计数器。一片做十进制计数器，另外一片做四进制计数器，实现对四个计数数列的切换。

12、奇偶数列是五进制，要想使每个数字的显示时间基本相等，本方案采用了二分频电路。从而奇偶部分的时钟频率是另外两个部分的两倍。二分频电路可由JK触发器实现。电路中74LS153够成时钟信号选择电路，自然数列和音乐数列采用分频时钟信号，奇偶数列采用555定时器的时钟信号。本方案也利用了奇偶数的特点。奇数将最低位接高电平，偶数将最低位接低电平。电路中通过逻辑门实现。当U3的Q1、Q0为01时，电路处于奇数列计数状态，此时数码管最低位是高电平，当U3的Q1、Q0为10时，电路处于偶数列计数状态，此时数码管最低位是低电平。与方案一相同，此电路也添加了启动/复位按键和清零按键。 图2.3 小组方案电路2.3

13、方案比较方案一和方案二都能完成题目要求的功能。方案一的思维方法比较直接，四个计数数列就采用四片计数器。电路原理理解起来比较简单，但是电路也相对方案二复杂一些。方案二的思维方式比较特殊，采用了分频电路，四片计数器仅用一片74LS161即可。电路结构比较简单。方案一与方案二都有启动/复位按键和清零按键，原理相同。3 部分电路设计3.1 NE555定时器时钟单元整个系统的时钟脉冲选用NE555定时器。NE555定时器的引脚如下图所示。多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就

14、在两个暂稳态之 间来回转换，故又称它为无稳态电路。 图3.1 NE555引脚图由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（6脚） 和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接处。 图3.2 时钟电路如上图所示，R2=10K，R1=75K，C2=10uF。则输出方波的周期T=（2*R1+R2）*C*ln2=1.1s。由于对数码管显示数字的时间没有精确要求，1.1s的时钟周期适合观察即可。3.2 计数选择单元由于系统有四个计数模块，要想让这四个模块有条不紊的工作，就必须有个选择单元，分清哪个计数部分开始工作

15、。本系统采用了一片74LS90和二四线译码器构成了计数单元选择电路。其中74LS90利用强制清零发构成四进制计数器，输出信号通过译码器去控制四个模块的工作。二五十进制计数器74LS90和二四线译码器74LS139的引脚图和功能表如下。图3.3 74LS90引脚图表3.1 74LS90功能表74LS90是二五十进制计数器。时钟信号从CP0输入时，是二进制计数器。从CP1输入时，是五进制计数器，输出端为Q1、Q2、Q3。将Q0输出端反馈给CP1，时钟信号从CP0输入，是十进制计数器。如下图所示，先让74LS90构成十进制计数器，然后将QC接到强制清零端，就构成了四进制计数器。该计数器的时钟信号是四

16、个计数模块结束的时候。即QD输出端从高电平回到低电平，利用此下降沿作为该74LS90的时钟信号。图3.4 74LS139引脚图表3.2 74LS139功能表74LS139是二四线译码器，将输出信号分别接到四个计数器的强制清零端，使每个计数过程中只有一片74LS90工作。 图3.5 计数选择单元电路图（上页）电路图中的或门和按键实现了复位操控功能。按下按键，74LS90被强制清零。没有按下时，正常工作。R5和C5实现了上电清零功能。接通电源时，电容充电，此时R0（1）和R0（2）引脚相当于高电平，计数器被清零。电容充电完成时，这两个引脚接地，计数器正常工作。3.3 自然数列计数单元自然数列计数单

17、元是一个十进制计数器，时钟信号从CP0输入，将QA反馈给CP1。图中的电阻电容实现上电清零功能，或门实现复位操控功能。图3.6 自然数列电路图Y0是选择电路中的二四线译码器的最低位输出信号。RST接的是按键，在正常工作时，RST是低电平。译码器输出1110时，Y0=0，自然数列计数器工作。译码器输出其他序列时，Y0=1，自然数列计数器不工作。QA1、QA2、QA3、QA4是信号输出端。3.4 奇数列计数单元奇数列计数单元是一个五进制计数器，时钟信号从74LS90的CP1引脚（即电路图中的B引脚）输入，CP0（即电路图中的A引脚）不用，故将其接地。74LS90做五进制计数器时，信号从QA、QB、

18、QC输出。不用QA的信号。接到输出电路时，将最低位置为高电平。从而输出序列为00010011010101111001，即奇数列。图3.7 奇数列电路图强制清零端接电阻电容电路使上电自动清零。同时，Y1是74LS139二四线译码器的次低位输出端，将Y1接到清零端，表明奇数列是四个序列组成的大循环的第二个。3.5 偶数列计数单元偶数列计数单元也是一个五进制计数器，时钟信号从74LS90的CP1引脚（即电路图中的B引脚）输入，CP0（即电路图中的A引脚）不用，故将其接地。74LS90做五进制计数器时，信号从QA、QB、QC输出。不用QA的信号。接到输出电路时，将最低位置为低电平。从而输出序列为000

19、00010010001101000，即偶数列。偶数列电路与奇数列电路基本相同，强制清零端接电阻电容电路使上电自动清零。同时，Y2是74LS139二四线译码器的次高位输出端，将Y2接到清零端，表明奇数列是四个序列组成的大循环的第三个。图3.8 偶数列电路图3.6 音乐数列计数单元音乐数列计数单元要求实现0，1,2,3,4,5,6,7,8,9,0,1这十个数的循环。从而音乐数列也是一个十进制计数器。时钟信号从CP0输入，输出端反馈到CP1（即电路图中的B引脚）。输出信号数列为0000,0001,0010,0011,0100，0101,0110,0111,1000,1001，观察序列得知，取输出信号

20、的低三位则得到要求的序列，将最高位置为0。图3.9 音乐数列电路图3.7 译码及显示电路译码及显示电路的设计是整个系统设计的难点。整个系统使用了四片74LS90芯片，就有四路输出信号，但是只有一个数码管。由上面的分析可知，四个计数器每次只有一个工作，另外三个处于清零状态，即它们的输出都为零。因此，可以将四个计数器的输出端相或得到整个电路的输出信号，再经过七段译码器译码接到数码管。译码及输出电路图如下。图3.10 译码及显示电路图根据以上的分析可知，只需要四输入或门即可。考虑到实际芯片的拥有情况，电路中采用了五输入或门和非门组合完成了电路的要求。将多出来的一端直接接地就相当于一个四输入或门。第一

21、个或门非门组合完成输出BCD码的最低位，输入应该为四个计数器输出的最低位。奇数列最低位恒为高电平，但是不能将其接到VCC，如果接到VCC，这个或门电路就失效了，输出恒为高电平。我们必须使奇数列工作时，才接入高电平。电路中将Y1取反接到或门非门电路的输入端。Y1是选择电路中二四线译码器的次低位输出端。当奇数列工作时，Y1输出低电平，其他状态下，Y1输出高电平。所以电路中的接法符合要求。偶数列的最低位恒为低电平，可以直接接地。第二个或门非门电路完成输出BCD码的次低位，输入为四个计数器的次低位。同理第三个或门非门电路的输入为四个计数器的次高位。第四个或门非门电路有需要注意的地方，由于音乐数列的最高

22、位恒为低电平，故有两个输入端接地。显示电路采用七段共阴数码管。选用七段译码器74LS48驱动数码管。其中3脚LT端称为试灯输入端，5脚RBI端称为动态消零输入端，4脚BI/RBO称为灭灯输入端。这几个引脚的接法要注意。BI/RBO作为输入时，该端作为灭灯使用，当其输入低电平时灯灭，输入高电平时指示。BI/RBO作为输出时，作为动态消零使用，且受控LT和RBI两端的输入状态：当LT=1和RBI=0，输入代码DCBA=0000时，RBO=0。当LT=1和RBI=1，输入代码DCBA=0000时，RBO=1。RBI为动态消零信号输入端，当LT=1，RBI=0，且输入DCBA=0000时，ag各段均为

23、低电平，此时显示的0数字熄灭。利用LT=1且RBI=0的消零功能，可以实现某一位显示的消隐。由于此电路中只用一个数码管，故不需要显示消隐功能。将LT和RBI接高电平即可。74LS48的引脚图如下，它的功能表见下页。图3.11 74LS48引脚图数码管采用七段共阴数码管。公共端接地即可。输入端ag分别接到七段译码器的输出端。数码管的原理及引脚对应关系如下。图3.12 共阴数码管原理图表3.3 74LS48功能表4 调试与检测4.1 调试中故障及解决办法4.1.1 方案一的调试个人方案即方案一开始仿真时，发现数码管只显示奇数，而且奇数显示的时间不一样，第一个循环中（原本应该是自然序列循环），每个奇

24、数显示周期为2秒左右，第二个循环奇数显示周期为1秒左右，电路正常工作。第三个循环本来应该显示偶数，但是实际输出结果与第二个循环一样。第四个循环中显示与第一个循环类似，不过没有显示9而是显示了数字1。解决办法：经过分析发现，当输出BCD码的最低位恒为高电平时会出现上述错误。由于最低位为高电平，输出只能是奇数，第一个自然数列和最后一个音乐数列的偶数显示会被相邻的奇数取代，其显示周期扩大两倍。仿真时清零电路没有工作。没有加上清零电路时，整个系统能够正常工作，但是在加上清零电路之后电路出现问题。由以上部分电路的分析可知，其实整个系统的清零只需要将自然数列的计数器和选择电路的计数器清零就可实现整个系统的

25、清零。仿真时添加的清零电路如下所示。图4.1 仿真清零电路1将图中的按键按下，计数器的复位端被拉为高电平，从而实现计数器的清零。不管Y0（仿真电路图中是二四线译码器的最低位输出端）的电平如何，都不影响清零操作。开始只给自然数列添加清零电路，整个系统能够正常工作，而且在自然数列计数过程中能够清零。当把Y0接到选择电路中74LS90的复位端时，电路就不能正常工作了，数码管始终显示自然数列循环。解决办法：仔细观察仿真电路可知，此时二四线译码器的Y0输出端恒为低电平。按键没有被按下时，Y0电阻R3下拉接地。按键操控数字电路的输出端是不合理的，这种做法容易损坏芯片，还会使电路出现意想不到的结果。最后通过

26、添加或门使译码器输出的Y0和复位信号能够同时作用于74LS90的复位端。不对数字芯片的输出端进行直接操控。改正后的清零电路如图4.2所示。通过一个或门将按键复位信号与Y0相分离，同时将RST接到选择电路的计数器的清零端，可以实现整个系统的清零。仿真测试通过。图4.2 仿真清零电路24.1.2 方案二（小组方案）的调试小组方案是在小组成员的优秀方案的基础上改进而来。仿真时，发现在后面三个计数数列的开始一个数字跳变特别快。时间很短，其他地方工作正常。分析原因可能在于每次分频电路作用时，可能使时钟信号发生了翻转。于是采用示波器对74LS161的时钟信号进行了观察。图4.3 小组方波信号1观察波形（图

27、4.3）可以发现，当计数数列从自然数列转到奇数数列时，第一个上升沿发生后很快进入下降沿。使得这个显示周期大大减小，从而出现上面所说的问题。我们决定反向一下奇偶数列的方波信号。及在74LS151的D1和D2前面加一个非门。电路如图4.4所示，开关下面的电路是555定时器方波产生电路，没有被接截下。图4.4 小组改进电路图4.5 小组方波信号2改进后电路给74LS161的方波信号如图4.5所示，整个系统从自然数列转换到奇偶数列计数时，时钟信号正常。仿真测试结果解决了上述问题。输出数码管每个数字的显示时间基本相等。4.2 调试与运行结果方案一仿真电路完成了题目中的要求。数码管自动依次显示数字队列0，

28、1，2，3，4，5，6，7，8，9（自然数列）；1，3，5，7，9（奇数列）；0，2，4，6，8（偶数列）；0，1，2，3，4，5，6，7，0，1（音乐数列）。然后又依次显示同上数列，不断循环；电路具有自动清零功能，开始仿真时，都是从自然数列的0 开始计数。然后按照上述规律变化。每个数字的一次显示时间（从数码管显示之时起到消失之时止）也基本相等。在实验要求的基础上，我们还增加了暂停/启动功能按键和复位按键。都能够正常工作，这两个按键的设置使音乐彩灯更加人性化。5.仿真操作步骤及使用说明音乐数字彩灯控制器仿真操作步骤及使用说明一各部件说明： 1开关SW1为启动/暂停开关。2RESET为清零按键。

29、二操作说明1开始仿真时，电路自行启动，音乐彩灯从0开始计数。四片74LS90实现四个周期的循环。另外一片74LS290和译码器74LS139实现四个计数器的切换。2. 在计数过程中，将SW1打开，音乐彩灯进入暂停模式，再次将SW1按下，音乐彩灯又继续工作。3在计数过程中，将RESET按下，音乐彩灯复位，从最开始的0从新开始工作。结束语两周的课程设计很快就结束了，这期间虽然有许多的考试，做的匆忙，但我也从中收获了很多。深深体会到只有动手去做才会发现实际问题，理论知识固然重要，但如果没有实践，那样不仅乏味无趣，而且学的不牢靠。这次课程设计是以小组的形式进行的，但是每个小组成员必须要有自己的方案。所

30、以我们虽然有商讨，但是自己的电路还是自己设计出来的。设计电路时用了仿真软件proteus，这个软件我在自学单片机的时候学过，所以使用起来比较顺手。说是综合课程设计，但基本只涉及了数字电路，模拟电路方面的比较少。数字电路相对于模拟电路来说要简单一些，但设计方法就各种各样。不同的思路或许都能达到题目中的要求，但是复杂度却完全不一样。往往复杂的思路它的电路就要简单一些，简单的电路也就难以理解一些。就拿我们设计的音乐数字彩灯控制器来说，我采用是最简单的思维方式，就是用4个计数器分别完成一个计数数列，然后将他们统一输出。小组成员有个电路就采用了分频的方法，产生两种时钟信号，奇偶数列都是五进制，这时将时钟

31、信号频率提高一倍，也就相当于十进制了。他设计的电路就比我的要简单很多。在以后的学习中要注重思路的培养，不能以一种老式思维去想问题，要有创新，要敢于尝试！通过设计音乐数字彩灯，我对各种数字芯片的使用方法有了更加深刻的理解。当需要完成什么样的功能时，我就能想到该使用什么样的芯片，。这种能力来自电路设计，来自对电路的分析，问题的解决。这种能力的培养一定要与设计与动手相互联系起来，不能仅仅看书了。大学学习要注重方法！小组的方案也就是在那个电路的基础上改进过来的，经过大家的构思，我们解决了电路在转换计数数列时开始那个数字显示时间很短的问题，使电路达到完美。一个人难以办到的事，大家一起思考就变得很简单了。

32、齐心协力，相互合作，这是在科研工作中制胜的法宝，无论何时都要和自己的团队保持高度的默契，这样不仅可以事半功倍，而且可以从他人那里学到很多东西。知识是无穷无尽的，每个人都不可能学完，每个人所擅长的也不一样，只有发挥个人所长才能产生不可估量的力量。参考文献1 祁存荣，陈伟.电子技术基础实验（数字部分） 武汉理工大学教材中心2 包亚萍主编.数字逻辑设计与数字电路实验技术.中国水利出版社3 刘修文主编.实用电子电路设计制作300例.中国电力出版社，20054 周新民主编.工程实践与训练教程（电工电子部分）.武汉理工大学出版社，20095 高吉祥. 电子技术基础实验与课程设计. 电子工业出版社，6 康华光.电子技术基础-数字部分（第五版），高等教育出版，2006.17 何绪芃，曾发柞.脉冲与数字电路 .成都：电子科技大学出版社，8 王兆安，黄俊.电力电子技术.北京:机械工业出版社,，附录 电路图本科生课程设计成绩评定表姓 名 性 别 男专业、班级 自动化1002班课程设计题目： 音乐数字彩灯控制器设计 课程设计答辩或质疑记录：成绩评定依据：设计方案与内容（30分）制作与调试（20分）说明书内容与规范程度（30分）答 辩（10分）学习态度与考勤（10分）总 分（100分）最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 2012年 7月 9日